光半导体积体电路装置之制造方法

摘要

在知光半导体积体电路装置中，由于在基板上面形成多层的配线层，因而有无法使光电二极体上面之层间绝缘层的膜厚形成均匀膜厚，且光线之射入不均，而无法获得所希望之感度的问题。根据本发明之光半导体积体电路装置(1)，系在基板(4)的上面形成多层的配线层后，利用乾蚀刻去除光电二极体(2)之反射防止膜上面的绝缘层。此时，系将阻障金属层(26)作为蚀刻挡止层使用。藉由上述方式，即可简化制作步骤，且利用乾蚀刻实现微细化。此外，由于反射防止膜系由绝缘层露出，故得以抑制射入光之不均，达到提升光感度之目的。

主权项

1.一种光半导体积体电路装置之制造方法,系具备: 准备半导体基板,在该半导体基板上形成积层有至 少一层以上之外延层的半导体层,并在该半导体层 形成光电二极体之步骤; 在前述光电二极体形成领域之前述半导体层表面 形成氮化矽膜后,在该氮化矽膜上形成阻障金属层 之步骤; 在前述半导体层上面积层绝缘层,并藉由乾蚀刻由 该绝缘层表面去除前述光电二极体形成领域之前 述绝缘层的步骤;及 去除前述阻障金属层,使前述氮化矽膜露出之步骤 。 2.如申请专利范围第1项之光半导体积体电路装置 之制造方法,其中,在去除前述绝缘层的步骤中,系 将前述阻障金属层作为蚀刻挡止层使用,并利用前 述乾蚀刻去除前述绝缘层。 3.如申请专利范围第2项之光半导体积体电路装置 之制造方法,其中,在去除前述阻障金属层的步骤 中,系将前述氮化矽膜作为蚀刻挡止层使用,并利 用湿蚀刻去除前述阻障金属层。 4.如申请专利范围第1项至第3项中任一项之光半导 体积体电路装置之制造方法,其中,在形成前述阻 障金属层的步骤中,该阻障金属层系在第1层的配 线层形成时同时形成。 5.如申请专利范围第4项之光半导体积体电路装置 之制造方法,其中,系在前述绝缘层内形成多层之 配线层。 图式简单说明: 第1图为用以说明本发明之实施例之光半导体积体 电路装置的剖视图。 第2图为说明本发明之实施例之光半导体积体电路 装置之制造方法的剖视图。 第3图为说明本发明之实施例之光半导体积体电路 装置的制造方法的剖视图。 第4图为说明本发明之实施例之光半导体积体电路 装置的制造方法的剖视图。 第5图为说明本发明之实施例之光半导体积体电路 装置的制造方法的剖视图。 第6图为说明本发明之实施例之光半导体积体电路 装置的制造方法的剖视图。 第7图为用以说明本发明之实施例之光半导体积体 电路装置的剖视图。