备有无需刷新动作的存储单元的半导体存储装置

摘要

存储单元，备有作为传输门的N沟道MOS晶体管、蓄存与存储信息对应的电荷的电容器、电荷补偿电路。电荷补偿电路，是由2级反相器构成的双稳态型电路，用于锁存结点的逻辑电平。各反相器的负载电阻，分别由以多晶硅形成并可以在作为整体晶体管的N沟道MOS晶体管的上层形成的P沟道道薄膜晶体管构成。其结果是，半导体存储装置，能象DRAM一样实现高度集成化、大容量化，但无需进行刷新动作。

主权项

1.一种半导体存储装置，备有包括按行列状排列的多个存储单元的存储单元阵列、按上述存储单元的每行和每列分别排列的多条字线及多条位线，上述多个存储单元的每一个，包括对以二值信息表示的存储信息的1位数据保持与其逻辑电平对应的电荷的电容元件、由施加于上述字线的电压驱动并在上述位线和上述电容元件之间进行上述电荷的相互传送的存取晶体管、连接在上述电容元件和上述存取晶体管之间且根据上述数据的逻辑电平补偿从上述电容元件漏泄的电荷的电荷补偿电路；上述电荷补偿电路，包括将输入结点与上述电容元件和上述存取晶体管之间的存储结点连接的第1反相器、将输入结点与上述第1反相器的输出结点连接且将输出结点与上述存储结点连接的第2反相器。