| 发明名称 | 处理器结构 | ||
| 摘要 | 这里描述了一种处理器结构，包括：多个第一总线对，每个第一总线对包括在第一方向(例如，从左到右)上运行的相应的第一总线和在与第一方向相反的第二方向(例如，从右到左)上运行的相应的第二总线；多个第二总线对，每个第二总线对包括在第三方向(例如，向下)上运行的相应的第三总线和在与第三方向相反的第四方向(例如，向上)上运行的相应的第四总线，第三和第四总线与第一和第二总线相交；多个开关矩阵，每个开关矩阵位于第一和第二对总线的交点上；多个在阵列中排列的单元，每个单元被安排为从相应的第一或第二总线中接收数据，并将数据传送到相应的第一或第二总线。阵列中的单元包括用于对接收到的数据进行操作的处理单元和用于存储接收到的数据的存储器单元。所述的结构具有需要相对小的存储器的优势，并且存储器需求可以利用阵列中的本地存储器单元来满足。 | ||
| 申请公布号 | CN1262944C | 申请公布日期 | 2006.07.05 |
| 申请号 | CN01822670.1 | 申请日期 | 2001.10.19 |
| 申请人 | 皮科芯片设计有限公司 | 发明人 | A·P·J·克莱顿;A·P·克莱顿 |
| 分类号 | G06F15/80(2006.01) | 主分类号 | G06F15/80(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 傅康;王勇 |
| 主权项 | 1.一种处理器结构，包括：多个第一总线对，每个第一总线对包括在第一方向上运行的相应的第一总线和在与第一方向相反的第二方向上运行的相应的第二总线；多个第二总线对，每个第二总线对包括在第三方向上运行的相应的第三总线和在与第三方向相反的第四方向上运行的相应的第四总线，第三和第四总线与第一和第二总线相交；多个开关矩阵，每个开关矩阵位于一个第一总线对和一个第二总线对的交点处；多个在阵列中排列的单元，每个单元被安排为从相应的第一或第二总线中接收数据以及将数据传送到相应的第一或第二总线；和用于控制开关矩阵的装置。 | ||
| 地址 | 英国巴思 | ||