| 发明名称 | 在半导体器件中实施铜连线的空隙工艺方法 | ||
| 摘要 | 本发明公开了一种半导体器件中实施铜连线的工艺方法，在一层通孔和铜连线工以后，生长一层硅，在该基片上涂上光刻胶，用一块特殊光刻版做一次光刻；光刻后，应用干刻工艺，刻除上层的硅，剥去光刻胶；再应用各向同性的干刻方法，刻去缝隙孔中及孔间距的硅下面的铜线间介质；然后，用填空性差的USG将硅开孔封上；再淀积上层介质层，开始下一层通孔和铜连线工艺。本发明可以减少铜线横向间寄生电容，以减少对电路运行速度的影响。 | ||
| 申请公布号 | CN1797737A | 申请公布日期 | 2006.07.05 |
| 申请号 | CN200410093353.7 | 申请日期 | 2004.12.22 |
| 申请人 | 上海华虹NEC电子有限公司 | 发明人 | 张宜;高峰 |
| 分类号 | H01L21/768(2006.01);H01L21/3205(2006.01);H01L21/3213(2006.01) | 主分类号 | H01L21/768(2006.01) |
| 代理机构 | 上海浦一知识产权代理有限公司 | 代理人 | 丁纪铁 |
| 主权项 | 1、一种半导体器件中实施铜连线的工艺方法，其特征在于：在一层通孔和铜连线做成的最后一道工序是铜CMP，此后，生长一层氮化硅，在该基片上涂上光刻胶，用一块特殊光刻版做一次光刻；光刻后，应用干刻工艺，刻除上层的氮化硅，剥去光刻胶；再应用各向同性的干刻方法，刻去缝隙孔中及孔间距的硅下面的铜线间介质；然后，用填空性差的USG将氮化硅开孔封上；再淀积上层介质层，开始下一层通孔和铜连线工艺。 | ||
| 地址 | 201206上海市浦东川桥路1188号 | ||