覆晶封装集成电路的静电放电保护机制及具有静电放电保护机制的晶片

摘要

本发明提供一种覆晶封装集成电路的静电放电(ESD)保护机制，是使用覆晶封装基板上的导线层来桥接一ESD箝制电路(clamp circuit)及被保护电路，包括一位于覆晶封装基板上的导线层(trace)以及一晶片。经由覆晶封装之后，第一高压电源线是借由覆晶封装基板上的导线层耦接至第二高压电源线，且第一低压电源线是借由覆晶封装基板上的导线层耦接至第二低压电源线。如此，利用覆晶封装上的导线层可以将静放电防护电路适当地桥接而能有效地保护内部电路，以避免静电放电对此类覆晶封装集成电路产品的破坏，提升产品的生产良率。

主权项

1.一种覆晶封装集成电路的静电放电保护机制，包括：一第一导线层，位于一封装基板上；以及一晶片，该晶片包括：一被保护电路，由形成于上述晶片上的一第一高压电源线及一第一低压电源线所供电；以及一静电放电箝制电路，耦接于形成在上述晶片上的一第二高压电源线及一第二低压电源线之间；其中上述晶片上的上述第一、第二高压电源线是分开的，且于静电放电事件发生时，上述第一高压电源线借由上述封装基板上的第一导线层，耦接至上述第二高压电源线。