发明名称 非易失性存储器的结构及其操作方法
摘要 一种非易失性存储器的结构,此非易失性存储器的结构是由多个存储单元、多条字符线,多条漏极线与多条源极线所构成。其中,多个存储单元以每两个存储单元为一组而形成多个存储单元组,这些存储单元组并排成一行/列阵列。每一行中的各个存储单元组中各存储单元共享一源极区,且每一行中的相邻两存储单元组共享一漏极区。每一行中的各存储单元组中各存储单元的源极区各自耦接至所对应的一条源极线。每一行中的各存储单元组中各存储单元的漏极区各自耦接至所对应的一条漏极线。每一列的各存储单元的栅极皆耦接对应的一条字符线。
申请公布号 CN1263140C 申请公布日期 2006.07.05
申请号 CN02129883.1 申请日期 2002.08.20
申请人 旺宏电子股份有限公司 发明人 蔡文哲;叶致锴;卢道政
分类号 H01L27/105(2006.01);H01L27/115(2006.01);H01L21/8239(2006.01);H01L21/8247(2006.01) 主分类号 H01L27/105(2006.01)
代理机构 北京集佳知识产权代理有限公司 代理人 王学强
主权项 1.一种非易失性存储器的结构,其特征是,该非易失性存储器的结构包括:多个存储单元、多条字符线,多条漏极线与多条源极线,其中该些存储单元以每两个存储单元为一组而形成多个存储单元组,该些存储单元组并排成一行/列阵列;每一行中的各该些存储单元组中各该些存储单元共享一源极区,且每一行中的相邻两该些存储单元组共享一漏极区;每一行中的各该些存储单元组中各该些存储单元的该源极区各自耦接至所对应的一条源极线;每一行中的各该些存储单元组中各该些存储单元的该漏极区各自耦接至所对应的一条漏极线;以及每一列的各该些存储单元的栅极皆耦接对应的一条字符线。
地址 台湾省新竹科学工业园区力行路16号