发明名称 |
集成电路及其制造方法 |
摘要 |
本发明提供一种集成电路及其制造方法。所述集成电路包括一导电层于一介电层中的一沟槽中,以及一渐层顶盖层于该导电层上,其中该渐层顶盖层包括一渐层的金属合金,于邻近该导电层的浓度大于或等于95at%钴、镍、或上述的组合以及于该导电层相对端的浓度小于或等于95at%钴、镍、或上述的组合。本发明提供一种顶盖层、胶着层、保护/阻障层、或渐层顶盖层于集成电路中的导电层上,其与导电层间具良好粘着性质且能阻障导电层扩散进入层间介电层,以改善集成电路的电性如电阻率及导电性。 |
申请公布号 |
CN1797763A |
申请公布日期 |
2006.07.05 |
申请号 |
CN200510109049.1 |
申请日期 |
2005.10.18 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
苏鸿文;石健学;蔡明兴;眭晓林;余振华 |
分类号 |
H01L23/532(2006.01);H01L21/768(2006.01) |
主分类号 |
H01L23/532(2006.01) |
代理机构 |
北京林达刘知识产权代理事务所 |
代理人 |
刘新宇 |
主权项 |
1.一种集成电路,所述集成电路包括:一导电层于一第一介电层中的一沟槽中;以及一渐层顶盖层于该导电层上。 |
地址 |
台湾省新竹科学工业园区新竹市力行六路八号 |