发明名称 |
外围设备互连总线除错装置及方法 |
摘要 |
一种外围设备互连(PCI)总线除错装置及方法。该装置包括一地址/数据锁存及译码电路、一地址/数据译码电路、一单步运行电路及一系统资料显示电路。地址/数据锁存及译码电路,用于锁存在PCI总线周期内上电自检产生的二进制地址及数据,并将该二进制地址及数据进行译码。单步运行控制电路,用于在PCI总线周期内产生单步运行控制信号控制单步运行状态的变换以及地址/数据锁存及译码电路的执行,使得译码后的地址及数据处于显示并保持状态。系统资料显示电路,用于将来自地址/数据锁存及译码电路的地址及数据进行显示。本装置可实现总线周期期间锁存的地址、数据显示并保持于显示器上,从而为系统设备除错提供依据。 |
申请公布号 |
CN1797354A |
申请公布日期 |
2006.07.05 |
申请号 |
CN200410091864.5 |
申请日期 |
2004.12.24 |
申请人 |
鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司 |
发明人 |
王辉 |
分类号 |
G06F11/00(2006.01);G06F11/32(2006.01) |
主分类号 |
G06F11/00(2006.01) |
代理机构 |
|
代理人 |
|
主权项 |
1.一种外围设备互连(PCI)总线除错装置,可以将总线周期期间锁存的地址、数据显示并保持,从而为除错提供依据,其特征在于,该装置包括:一地址/数据锁存及译码电路,用于锁存在PCI总线周期内上电自检产生的二进制地址及数据,并将该二进制地址及数据进行译码;单步运行控制电路,用于在PCI总线周期内产生单步运行控制信号控制单步运行状态的变换以及地址/数据锁存及译码电路的执行,使得译码后的地址及数据处于显示并保持状态;及一系统资料显示电路,用于将来自地址/数据锁存及译码电路译码后的地址及数据进行显示。 |
地址 |
518109广东省深圳市宝安区龙华镇油松第十工业区东环二路2号 |