具有低电阻値的铜-阻障层镶嵌内连线结构及其制作方法

摘要

本发明提供一种铜–阻障层镶嵌内连线结构，包含有一半导体基材；一碳掺杂介电层，设于该半导体基材之上；一镶嵌凹槽，形成在该碳掺杂介电层上；一阿尔法相钽金属(α–Ta)单层阻障层，溅镀沈积在该镶嵌凹槽的内壁以及底部上；以及一导电层，形成于该阿尔法相钽金属阻障层上，且该导电层填满该镶嵌凹槽。