缩小的多端口寄存器单元

摘要

一种多端口寄存器单元，可减少每个写入端口的金属接线和/或晶体管。该单元包括一用以储存一位的存储元件，每个写入端口包括三个晶体管及二条接线。第一晶体管是耦接至存储元件的真值输入。第二晶体管是耦接至存储元件的补码输入。第一接线会选择性地使其中一个端口的第一及第二晶体管导通。第二接线则提供更新值。第三晶体管根据第二接线是否使第三晶体管导通，而选择性地将第二晶体管接地，借以将该更新值的补码送至第二晶体管。该单元还包括一或更多个读取端口，用以读取存储元件的位。多端口寄存器文件可由此种单元构成。

主权项

1.一种寄存器单元，其特征在于，它包括：一个存储元件，具有真值输入及补码输入；以及N个写入电路，每一个皆耦接至该存储元件，其中N为大于1的整数，每一写入电路包括：一个写入位线，用于传送一个二进制值以写入该存储元件中；一个第一晶体管，将该写入位线耦接至该真值输入；第二及第三晶体管，串接至该补码输入，其中所述的写入位线也耦接至该第三晶体管，以选择性地使该第三晶体管导通，提供该二进制值的一补码至该第二晶体管；以及一写入字线，分别通过该第一晶体管的栅极和该第二晶体管的栅极耦接至该第一晶体管及该第二晶体管，用于选择性地使该第一晶体管及该第二晶体管导通，以选择性地使该二进制值能写入该存储元件；其中，所述的写入位线和写入字线是所述的N个写入电路的每一个写入电路仅有的输入接线；其中，所述的第一、第二及第三晶体管是所述的N个写入电路的每一个写入电路中仅有的晶体管；其中，所述的第二晶体管的一个漏极耦接至该补码输入，一个源极耦接至该第三晶体管的一个漏极；所述的第三晶体管的一个源极接地，一个栅极接该写入位线。