高密度存储体设计

摘要

高密度存储体设计涉及一种利用由半导体电路工作在放大状态，根据输出电压的幅度大小代表n个数据位信息用以实现高存储密度的存储体设计方法，特别涉及一种在存储体电路设计中，使半导体组成的记忆单元电路1工作于放大状态，每个记忆单元表示多个数据位信息的存储体设计。其特征是记忆单元电路1工作于放大状态，根据存储单元输出电压大小表示多个数据位的值。从而大大提高存储体的设计密度。同时对数据信息的输入输出接口电路2重新设计，在本发明中的输入输出接口电路2包含数字模拟转换电路和模拟数字转换电路。实现每个记忆单元表示多位数据(n bits)的输入与输出。

主权项

1、本发明的高密度存储体设计涉及一种利用由半导体记忆单元电路工作于放大状态，根据输出电压的幅度大小代表n个数据位信息用以实现高存储密度的存储体设计方法，特别涉及一种在存储体电路设计中，使半导体组成的记忆单元电路工作于放大状态，每个记忆单元表示多个数据位信息的存储体设计。其特征是记忆单元电路工作于放大状态，根据记忆单元输出电压大小表示多个数据位的值。