| 发明名称 | 半导体器件和半导体器件的制造方法 | ||
| 摘要 | 提供一种作用于栅绝缘膜的应力低于现有的，被栅绝缘膜俘获的电子少于现有的半导体器件。本发明实的半导体器件(200)具备：半导体衬底(210)；所述半导体衬底(210)表面上设置的绝缘膜(220)；绝缘膜(220)上形成的浮动栅电极(235)；浮动栅电极(235)上，具有由氧化硅膜(270a)、氮化硅膜(270b)和氧化硅膜(270c)顺序层叠的三层构造的ONO膜(270)；以及ONO膜(270)上形成的控制栅电极(280)，浮动栅电极(235)侧面或控制栅电极(280)侧面包含的平面(P<SUB>1</SUB>)与氮化硅膜(270b)侧面包含的平面(P<SUB>2</SUB>)之间的间隔是2-5nm。 | ||
| 申请公布号 | CN1262014C | 申请公布日期 | 2006.06.28 |
| 申请号 | CN03155912.3 | 申请日期 | 2003.08.26 |
| 申请人 | 株式会社东芝 | 发明人 | 松野光一;盐泽顺一 |
| 分类号 | H01L27/105(2006.01);H01L21/8234(2006.01);H01L21/8239(2006.01) | 主分类号 | H01L27/105(2006.01) |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 陈海红;段承恩 |
| 主权项 | 1.一种半导体器件，具备：半导体衬底；所述半导体衬底表面上设置的第1绝缘膜；所述第1绝缘膜上形成的第1栅电极；所述第1栅电极上，具有由第1种类绝缘层、第2种类绝缘层和第1种类绝缘层顺序层叠的三层构造的第2绝缘膜；以及所述第2绝缘膜上形成的第2栅电极，所述第1栅电极侧面或所述第2栅电极侧面包含的第1平面与所述第2种类绝缘层侧面包含的第2平面之间的间隔是2nm-5nm。 | ||
| 地址 | 日本东京都 | ||