| 主权项 |
1.一种形成应变通道(Strained Channel)电晶体的方法, 至少包括: 提供一半导体基材; 形成一闸极介电层于该半导体基材上; 形成一闸极电极于该闸极介电层上; 形成相邻于该闸极电极之复数个源极汲极延伸(SDE )区; 形成相邻于该闸极电极之侧边的一第一对偏移衬 垫层(Offset Liner)、和相邻于该第一对偏移衬垫层 的一对偏移间隙壁(Offset Spacer); 根据一离子値入制程形成复数个源极汲极(S/D)区; 去除该对偏移间隙壁;以及 形成相邻于该第一对偏移衬垫层之一对应力偏移 间隙壁(Stressed Offset Spacer)其中之一者、和一应力 介电层于该第一对偏移衬垫层上,其中该应力介电 层包括有该些源极汲极区。 2.如申请专利范围第1项所述之方法,其中在该形成 该对应力偏移间隙壁的步骤进行之前,形成一第二 对偏移衬垫层于该第一对偏移衬垫层上。 3.如申请专利范围第1项所述之方法,其中在该形成 该对应力偏移间隙壁的步骤进行之前,去除该第一 对偏移衬垫层的一部分以暴露出该些源极汲极延 伸区的一部分。 4.如申请专利范围第1项所述之方法,其中形成该些 源极汲极区的步骤至少包括在离子値入制程之后 的快速热回火(RTA)的步骤。 5.如申请专利范围第1项所述之方法,更至少包括: 在形成该对应力偏移间隙壁后之形成复数个导电 区于该些源极汲极区的步骤。 6.如申请专利范围第1项所述之方法,更至少包括: 在进行形成复数个导电区的步骤前之分别形成复 数个低陷区于该些源极汲极区的步骤。 7.如申请专利范围第1项所述之方法,更至少包括: 在形成该应力介电层前之形成复数个导电区于该 些源极汲极区的步骤。 8.如申请专利范围第7项所述之方法,更至少包括: 在进行形成复数个导电区的步骤前之分别形成复 数个低陷区于该些源极汲极区的步骤。 9.如申请专利范围第1项所述之方法,更至少包括: 形成一应力接触窗蚀刻终止层于一闸极结构的步 骤,其中该闸极结构包括有该对应力偏移间隙壁、 和形成该对应力偏移间隙壁后之该些源极汲极区 。 10.如申请专利范围第9项所述之方法,其中形成该 对应力偏移间隙壁、该第一对偏移衬垫层、和该 应力接触窗蚀刻终止层的材料系选自由氮化矽、 氮氧化矽、氧化矽以及其任意组合所组成之一族 群。 11.如申请专利范围第10项所述之方法,其中该对应 力偏移间隙壁和该应力接触窗蚀刻终止层具有高 达大致2Gpa的应力水平。 12.如申请专利范围第1项所述之方法,其中形成该 对应力偏移间隙壁、和该应力介电层的材料系选 自由氮化矽、氮氧化矽、氧化矽以及其任意组合 所组成之一族群。 13.如申请专利范围第12项所述之方法,其中该对应 力偏移间隙壁和该应力接触窗蚀刻终止层具有高 达大致2Gpa的应力水平。 14.如申请专利范围第10项所述之方法,其中该闸极 介电层系选自由氧化矽、氮氧化矽、氮化矽、具 有高电容率(Permittivity)之介电材料以及其任意组 合所组成之一族群。 15.如申请专利范围第14项所述之方法,其中该具有 高电容率之介电材料系选自由过渡金属氧化物、 稀土金属氧化物、以及其任意组合所组成之一族 群。 16.如申请专利范围第1项所述之方法,其中该闸极 电极系选自由金属、金属矽化物、金属氮化物、 掺杂多晶矽(Doped Polysilicon)以及其任意组合所组成 之一族群。 17.如申请专利范围第1项所述之方法,其中该半导 体基材系选自由矽、绝缘层上有矽(SOI)、应变矽 、以及矽-锗所组成之一族群。 18.一种应变通道电晶体,至少包括: 一半导体基材; 一闸极介电层,位于一通道区域上; 一闸极电极,位于该闸极介电层上;以及 复数个源极汲极延伸区和复数个源极汲极区; 其中一应力介电层部分系选自由相邻于该闸极电 极之一对偏移衬垫层、和相邻于该闸极电极之一 对应力偏移间隙壁、位于该闸极电极和该些源极 汲极区上之应力介电层所组成之一族群,以施加一 应变于该通道区域上。 19.如申请专利范围第18项所述之应变通道电晶体, 更至少包括:一对偏移衬垫层,其中该对偏移衬垫 层系沿着该闸极电极之侧边设置。 20.如申请专利范围第18项所述之应变通道电晶体, 该对应力偏移间隙壁的一部分系接触该半导体基 材。 21.如申请专利范围第18项所述之应变通道电晶体, 更至少包括:复数个低陷区,分别位于该些源极汲 极区。 22.如申请专利范围第18项所述之应变通道电晶体, 更至少包括:复数个导电区,设置于该些源极汲极 区上。 23.如申请专利范围第18项所述之应变通道电晶体, 更至少包括:一应力接触窗蚀刻终止层,设置于该 闸极结构的步骤,其中该闸极结构包括有该对应力 偏移间隙壁、和该些源极汲极区。 24.如申请专利范围第23项所述之应变通道电晶体, 其中形成该对应力偏移间隙壁、和该应力接触窗 蚀刻终止层的材料系选自由氮化矽、氮氧化矽、 氧化矽以及其任意组合所组成之一族群。 25.如申请专利范围第24项所述之应变通道电晶体, 其中该对应力偏移间隙壁和该应力接触窗蚀刻终 止层具有高达大致2Gpa的应力水平。 26.如申请专利范围第18项所述之应变通道电晶体, 其中形成该应力介电层部分的材料系选自由氮化 矽、氮氧化矽、氧化矽以及其任意组合所组成之 一族群。 27.如申请专利范围第26项所述之应变通道电晶体, 其中该应力介电层部分具有高达大致2Gpa的应力水 平。 28.如申请专利范围第18项所述之应变通道电晶体, 其中该闸极介电层系选自由氧化矽、氢氧化矽、 氮化矽、具有高电容率之介电材料以及其任意组 合所组成之一族群。 29.如申请专利范围第28项所述之应变通道电晶体, 其中该具有高电容率之介电材料系选自由过渡金 属氧化物、稀土金属氧化物、以及其任意组合所 组成之一族群。 30.如申请专利范围第18项所述之应变通道电晶体, 其中该闸极电极系选自由金属、金属矽化物、金 属氮化物、掺杂多晶矽以及其任意组合所组成之 一族群。 31.如申请专利范围第18项所述之应变通道电晶体, 其中该半导体基材系选自由矽、绝缘层上有矽(SOI )、应变矽、以及矽-锗所组成之一族群。 32.一种应变通道电晶体,至少包括: 一半导体基材; 一闸极介电层,位于一通道区域上; 一闸极电极,位于该闸极介电层上;以及 复数个低陷的源极汲极区,相邻于该通道区域的相 对侧边; 其中一对应力偏移间隙壁系设置在相邻于该闸极 电极的侧边,以施加一应变于该通道区域上。 33.如申请专利范围第32项所述之应变通道电晶体, 更至少包括:一应力介电层,设置于一闸极结构上, 其中该闸极结构包括有该对应力偏移间隙壁、和 该些源极汲极区。 34.如申请专利范围第32项所述之应变通道电晶体, 更至少包括:复数个导电区,设置于该些源极汲极 区上。 35.一种应变通道电晶体,至少包括: 一半导体基材; 一闸极介电层,位于一通道区域上; 一闸极电极,位于该闸极介电层上;以及 复数个源极汲极区,设置于该通道区域的相对侧边 ; 其中一对应力偏移间隙壁系设置在相邻于该闸极 电极的侧边,以使该对应力偏移间隙壁之一部分接 触该半导体基材,来施加一应变于该通道区域上。 36.如申请专利范围第35项所述之应变通道电晶体, 更至少包括:一应力介电层,设置于该闸极电极上, 其中该闸极电极包括有该对应力偏移间隙壁、和 该些源极汲极区。 37.如申请专利范围第35项所述之应变通道电晶体, 更至少包括:复数个导电区,设置于该些源极汲极 区上。 38.一种应变通道电晶体,至少包括: 一半导体基材; 一闸极介电层,位于一通道区域上; 一闸极电极,位于该闸极介电层上;以及 复数个源极汲极区,设置于该通道区域的相对侧边 ; 其中一介电层系设置于该闸极电极上,以施加一应 变于该通道区域上。 39.如申请专利范围第38项所述之应变通道电晶体, 其中该些源极汲极区至少包括:复数个低陷区,分 别形成于该通道区域的相对侧边。 40.如申请专利范围第38项所述之应变通道电晶体, 更至少包括:复数个导电区,设置于该些源极汲极 区上。 41.如申请专利范围第38项所述之应变通道电晶体, 更至少包括:一第一对偏移衬垫层,设置该闸极电 极之侧边。 图式简单说明: 第1A图至第1F图为绘示根据本发明之一实施例之例 示CMOS半导体元件于各制造阶段的剖面示意图。 第2图为绘示根据本发明之一实施例之例示CMOS半 导体元件于一制造阶段的剖面示意图。 第3A图至第3B图为绘示根据本发明之一实施例之例 示CMOS半导体元件于各制造阶段的剖面示意图。 第4图为绘示根据本发明之一实施例之例示CMOS半 导体元件于一制造阶段的剖面示意图。 第5图为绘示包括本发明之几个实施例之例示制造 流程图。 |
