| 主权项 |
1.一种印刷电路板,包含: 一第一表面,具有一导电连接区域(conductive connection region),其中该导电连接区域包含复数个导 电焊垫(conductive pad)提供固定与电性连接至一外部 元件(outside element);以及 复数个无电性焊垫(dummy pad),分布于该导电连接区 域的一周缘且位于该外部元件的一尺寸范围内。 2.如申请专利范围第1项所述之印刷电路板,其中, 更包含复数个无电性焊料(dummy solder)黏着于该复 数个无电性焊垫上。 3.如申请专利范围第1项所述之印刷电路板,其中, 该外部元件系为以导电球为讯号传输之球栅阵列 封装体(Ball Grid Array Package,BGA),系包含复数个导电 球设置并暴露于其上。 4.如申请专利范围第3项所述之印刷电路板,其中, 系藉由一表面黏着技术(surface mount technology,SMT)将 该复数个导电球对位黏着于该复数个导电焊垫上 使该外部元件与该印刷电路板固定且电性连接。 5.如申请专利范围第4项所述之印刷电路板,其中, 该复数个无电性焊料之一高度系不大于该外部元 件与该印刷电路板间的一黏着高度(standoff高度)。 6.如申请专利范围第1项所述之印刷电路板,其中, 该复数个无电性焊料系使用一网板印刷技术(screen printing technology)形成于该复数个无电性焊垫上。 7.如申请专利范围第1项所述之印刷电路板,其中, 该复数个无电性焊垫系呈圆形、椭圆形、具多弧 度之面积形、多边形或条状。 s.如申请专利范围第7项所述之印刷电路板,其中, 该复数个无电性焊料系为球状、椭圆条状、多面 体状或条状。 9.如申请专利范围第1项所述之印刷电路板,其中, 该外部元件系为一细间距球栅阵列封装体(FBGA,Fine pitch Ball Grid Array)、一超细间距球栅阵列封装体( VFBGA,Very Fine pitch Ball Grid Array)、微型球栅阵列封 装(BGA,micro Ball Grid Array)或一窗口型球栅阵列封 装体(WBGA,window Ball Grid Array)。 10.一种电子构装结构,包含: 一印刷电路板,系有具有一导电连接区域之一第一 表面,其中该导电连接区域包含复数个导电焊垫; 一外部元件,其中该复数个导电焊垫提供固定与电 性连接至该印刷电路板;以及 复数个无电性焊垫,对称地分布该第一表面于该导 电连接区域的一周缘且位于该外部元件的一尺寸 范围内。 11.如申请专利范围第10项所述之电子构装结构,其 中,更包含复数个无电性焊料黏着于该复数个无电 性焊垫上。 12.如申请专利范围第10项所述之电子构装结构,其 中,该外部元件系为一球栅阵列封装体,系包含复 数个导电球设置并暴露于其上。 13.如申请专利范围第12项所述之电子构装结构,其 中,系藉由一表面黏着技术将该复数个导电球对位 黏着于该复数个导电焊垫上使该外部元件与该印 刷电路板固定且电性连接。 14.如申请专利范围第13项所述之电子构装结构,其 中,该复数个无电性焊料之一高度系不大于该外部 元件与该印刷电路板间的一黏着高度(standoff高度) 。 15.如申请专利范围第10项所述之电子构装结构,其 中,该复数个无电性焊料系使用一网板印刷技术形 成于该复数个无电性焊垫上。 16.如申请专利范围第10项所述之电子构装结构,其 中,该复数个无电性焊垫系呈圆形、椭圆形、具多 弧度之面积形、多边形或条状。 17.如申请专利范围第16项所述之电子构装结构,其 中,该复数个无电性焊料系为球状、椭圆条状、多 面体状或条状。 18.如申请专利范围第10项所述之电子构装结构,该 外部元件系为一细间距球栅阵列封装体(FBGA,Fine pitch Ball Grid Array)、一超细间距球栅阵列封装体( VFBGA,Very Fine pitch Ball Grid Array)、微型球栅阵列封 装(BGA,micro Ball Grid Array)、或一窗口型球栅阵列 封装体(WBGA,window Ball Grid Array)。 图式简单说明: 第一图系为现有DDR2记忆体模组之正视示意图。 第二图系为根据习知技术之球闸阵列封装体组装 于印刷电路板上之局部剖面示意图。 第三图系为根据本创作之一实施例之IC元件封装 体组装于印刷电路板上之局部侧面透视示意图。 第四图系为根据系为根据本创作之一实施例之IC 元件封装体组装于印刷电路板上布局设计之之局 部放大示意图。 第五A图、第五B图、第五C图与第五D图系为根据习 本创作之不同实施例之IC元件封装体组装于印刷 电路板上之导电连接区域之布局设计之放大示意 图。 |
