| 主权项 |
1.一种半导体元件,包含: 一个半导体基体; 一个形成于该半导体基体之第一区域中的第一导 体,一个第一绝缘薄膜是在该第一导体与该半导体 基体之间; 一个第二绝缘薄膜,该第二绝缘薄膜形成于该第一 导体上并且具有一个第一开孔在该第一导体的接 触区域中; 一个快闪记忆体,该快闪记忆体是藉由连续地层叠 一个由与该第一绝缘薄膜相同之材料制成的隧道 绝缘薄膜、一个由与该第一导体相同之材料制成 的悬浮闸极、一个由与该第二绝缘薄膜相同之材 料制成的中间绝缘薄膜、及一个控制闸极于该半 导体基体的第二区域上来被形成; 一个中间层绝缘薄膜,该中间层绝缘薄膜具有一个 孔洞在该第一导体的接触区域中;及 一个形成于该孔洞内且电气连接至该第一导体之 接触区域的导电插塞。 2.如申请专利范围第1项所述之半导体元件,其中, 该第二绝缘薄膜是为一个ONO薄膜。 3.如申请专利范围第1项所述之半导体元件,更包含 : 一个形成于该第一导体之侧表面上的第一绝缘侧 壁,该第一绝缘侧壁是比该第一导体的上表面高; 及 一个形成于该第二绝缘薄膜上在该第一绝缘侧壁 旁边的第二绝缘侧壁,该第二绝缘侧壁具有一个从 该第二绝缘薄膜之第一开孔缩回的弯弧表面。 4.如申请专利范围第1项所述之半导体元件,更包含 : 一个形成于在该第一开孔内之第一导体上的第三 绝缘薄膜;及 一个由与该控制闸极相同之材料制成且形成于该 第一与第三绝缘薄膜上的第二导体,该第二导体具 有一个第二开孔在该接触区域上, 其中,一个第三开孔是形成于在该接触区域上的第 三绝缘薄膜中。 5.如申请专利范围第4项所述之半导体元件,其中, 该第二导体是电气地悬浮。 6.如申请专利范围第4项所述之半导体元件,其中, 该第二导体是由多晶矽制成。 7.如申请专利范围第1项所述之半导体元件,其中, 该第一导体是为一个第一闸极电极,而在该第一导 体下面的第一绝缘薄膜作用如一个第一闸极绝缘 薄膜。 8.如申请专利范围第7项所述之半导体元件,更包含 : 一个形成于该矽基体之第一区域中的元件隔离绝 缘薄膜, 其中,该第一闸极电极包括在该元件隔离绝缘薄膜 上延伸的焊垫,及闸极,及 其中,该接触区域是位于该焊垫上。 9.如申请专利范围第1项所述之半导体元件,其中, 该第一闸极电极是由多晶矽制成。 10.如申请专利范围第1项所述之半导体元件,其中, 一个第二闸极电极是形成于该半导体基体的第三 区域中,一个第二闸极绝缘薄膜是插置在该第二闸 极电极与该半导体基体之间。 11.一种制造半导体元件的方法,包含如下之步骤: 形成一个第一绝缘薄膜于一个半导体基体的第一 和第二区域上; 形成一个第一导电薄膜于该第一绝缘薄膜上; 形成一个第二绝缘薄膜于该第一导电薄膜上; 形成一个第一光阻图案于该第二绝缘薄膜上,该第 一光阻图案具有一个第一窗口在一个于该第一区 域之第一导电薄膜上的接触区域中; 在利用该第一光阻图案作为光罩时藉由蚀刻该第 二绝缘薄膜来形成一个曝露该接触区域的第一开 孔于在该第一窗口下面的第二绝缘薄膜中; 把该第一光阻图案移去; 形成一个第三绝缘薄膜于该由该第一开孔曝露的 第一导电薄膜上; 形成一个第二导电薄膜于该第二和第三绝缘薄上; 形成一个第二光阻图案,该第二光阻图案具有一个 第一光阻部份在该第一区域中和一个第二光阻部 份在该第二区域中,该第一光阻部份具有一个覆盖 该第一开孔的尺寸; 在利用该第二光阻图案作为光罩时蚀刻该第一和 第二导电薄膜及该第二绝缘薄膜,藉此使在该第一 光阻部份下面的第一和第二导电薄膜分别作成第 一和第二导体、使在该第二光阻部份下面的第一 和第二导电薄膜分别作成悬浮闸极和控制闸极、 及使该第二绝缘薄膜作成中间绝缘薄膜; 把该第二光阻图案移去; 形成一个第三光阻图案在该第一和第二区域中,该 第三光阻图案具有一个第二窗口在该第一区域中, 该第二窗口具有一个包围该第一导体之接触区域 的尺寸; 在利用该第三光阻图案作为光罩时藉由蚀刻该第 二导体来选择地移去在该第二窗口下面的第二导 体; 把该第三光阻图案移去; 藉由移去在该第一导体之接触区域上的第三绝缘 薄膜来曝露该接触区域; 形成一个覆盖该第一导体的中间层绝缘薄膜; 形成一个孔洞于在该第一导体之接触区域上的中 间层绝缘薄膜中;及 形成一个导电插塞于该孔洞内,该导电插塞是电气 连接到该第一导体的接触区域。 12.如申请专利范围第11项所述之方法,其中,一个ONO 薄膜是被使用作为该第二绝缘薄膜;而且在形成该 第三绝缘薄膜的步骤中,一个氧化薄膜是藉由热氧 化经由该第一开孔来被曝露之第一导电薄膜的表 面来被形成,而且该氧化薄膜是被使用作为该第三 绝缘薄膜。 13.如申请专利范围第12项所述之方法,其中,一个多 晶矽薄膜是被使用作为该第一导电薄膜。 14.如申请专利范围第11项所述之方法,其中,在形成 该第一和第二导体的步骤中该第一导体是被作成 一个第一闸极电极。 15.如申请专利范围第14项所述之方法,更包含如下 之步骤: 形成一个元件隔离绝缘薄膜于该半导体基体的第 一区域中, 其中,在形成该第一和第二导体的步骤中,该第一 闸极电极是由一个闸极与一个焊垫构筑而成,该焊 垫是在该元件隔离绝缘薄膜上延伸。 16.如申请专利范围第15项所述之方法,其中,在形成 第三光阻图案的步骤中,该第二窗口在尺寸上被形 成来包围该焊垫,而且在选择地移去在该第二窗口 下面之第二导体的步骤中,在焊垫上之所有的第二 导体是被移去。 17.如申请专利范围第11项所述之方法, 其中,在形成第一绝缘薄膜的步骤中,该第一绝缘 薄膜亦被形成于该半导体基体的第三区域中; 在形成第二绝缘薄膜的步骤中,该第二绝缘薄膜亦 被形成于在该第三区域中的第一绝缘薄膜上; 在形成第一开孔于该第二绝缘薄膜中的步骤中,该 第一和第二绝缘薄膜是自该第三区域被移去; 在形成第三绝缘薄膜的步骤中,该第三绝缘薄膜亦 被形成于该半导体基体的第三区域中; 在形成第三光阻图案的步骤中,该第三光阻图案的 第三光阻部份是形成于该第三区域上;及 在利用该第三光阻图案作为光罩来蚀刻该第二导 体的步骤中,在该第三光阻部份下面的第二导电薄 膜是被作成一个第一闸极电极。 18.如申请专利范围第17项所述之方法,其中,一个ONO 薄膜是被使用作为该第二绝缘薄膜;而且在形成该 第三绝缘薄膜的步骤中,一个氧化薄膜是藉由热氧 化该第一导电薄膜与在该第三区域中之半导体基 体的每个表面来被形成,而且该氧化薄膜是被使用 作为该第三绝缘薄膜。 19.如申请专利范围第11项所述之方法,其中,在形成 第三光阻图案的步骤中,该第二窗口在尺寸上是被 形成被包围在该第一开孔内;而且在选择地移去在 该第二窗口下面之第二导体的步骤中,一个第二开 孔是形成于在该第二窗口下面的第二导体中。 20.如申请专利范围第19项所述之方法,更包含如下 之步骤: 形成一个矽化物层于该第二导体的上表面上。 21.如申请专利范围第20项所述之方法,其中,在形成 矽化物层的步骤中,该矽化物层亦形成于该第一闸 极电极的上表面上及在该半导体基体的表面层上 于该第一闸极电极的旁边。 22.如申请专利范围第20项所述之方法,其中,一个矽 化钴层或者一个矽化镍层是被形成作为该矽化物 层。 图式简单说明: 第1A至1U图是为在制程期间一个假想半导体元件的 横截面图; 第2A图呈现分别沿着在第4C图中之线C3-C3、C4-C4与C5 -C5的横截面图; 第2B图呈现分别沿着在第4D图中之线D3-D3、D4-D4与D5 -D5的横截面图; 第2C图呈现在热氧化已被完成之后如在第2B图中一 样的横截面图; 第2D图呈现分别沿着在第4E图中之线E3-E3、E4-E4与E5 -E5的横截面图; 第2E图呈现分别沿着在第4F图中之线F3-F3、F4-F4与F5 -F5的横截面图; 第3A图是为沿着在第4F图中之线F6-F6的横截面图; 第3B图是为在一个第二n-型源极∕汲极延伸部已被 形成之后沿着在第4F图中之线F6-F6的横截面图; 第3C图是为在第二和第三n-型源极∕汲极区域已被 形成之后沿着在第4I图中之线I3-I3的横截面图; 第3D图是为沿着在第4J图中之线J3-J3的横截面图; 第4A至4J图是为在该制程期间该假想半导体元件的 平面图; 第5图是为在该制程期间该假想半导体元件的平面 图; 第6A至6U图是为本发明之第一实施例之半导体元件 的横截面图; 第7A图呈现分别沿着在第10C图中之线N2-N2、N3-N3与N 4-N4的横截面图; 第7B图呈现分别沿着在第10D图中之线P2-P2、P3-P3与P 4-P4的横截面图; 第7C图呈现在一个第三绝缘薄膜已被形成之后分 别沿着在第10D图中之线P2-P2、P3-P3与P4-P4的横截面 图; 第7D图呈现分别沿着在第10E图中之线Q2-Q2、Q3-Q3与Q 4-Q4的横截面图; 第7E图呈现分别沿着在第10F图中之线R2-R2、R3-R3与R 4-R4的横截面图; 第8A图是为沿着在第10G图中之线S2-S2的横截面图; 第8B图是为在一个第三光阻图案已被移去之前沿 着在第10H图中之线T2-T2的横截面图; 第8C图是为沿着在第10I图中之线U2-U2的横截面图; 第8D图是为在一个钴矽化物层已被形成之后沿着 在第10I图中之线U2-U2的横截面图; 第8E图是为沿着在第10I图中之线V2-V2的横截面图; 第9A图是为在一个第一绝缘薄膜已被形成之后沿 着在第10A图中之线L2-L2的横截面图; 第9B图是为沿着在第10F图中之线R5-R5的横截面图; 第9C图是为在一个第二n-型源极∕汲极延伸部已被 形成之后沿着在第10F图中之线R5-R5的横截面图; 第9D图是为在一个快闪记忆体之第二n-型源极∕汲 极区域已被形成之后沿着在第10F图中之线R5-R5的 横截面图; 第9E图是为沿着在第10J图中之线V3-V3的横截面图; 第10A至10J图是为本发明之第一实施例之半导体元 件的平面图。 第11A至11G图是为本发明之第二实施例之半导体元 件的横截面图。 第12A图是为沿着在第13A图中之线W2-W2的横截面图; 第12B图是为在一个第三光阻图案被移去之前沿着 在第13B图中之线X2-X2的横截面图; 第12C图是为在一个第二绝缘侧壁被形成之后沿着 在第13B图中之线X2-X2的横截面图; 第12D图是为在一个钴矽化物层被形成之后沿着在 第13B图中之线X2-X2的横截面图; 第12E图是为沿着在第13C图中之线Y2-Y2的横截面图; 及 第13A至13C图是为本发明之第二实施例之半导体元 件的平面图。 |
