| 摘要 |
一种用于从复数个记忆体元件形成一个堆叠的记忆体模组之方法系被提出。该复数个记忆体元件的每个记忆体元件系被修改来包含一个用于解码复数个晶片选择信号的逻辑区块。一个第一高密度的记忆体模组亦被提出，其系包含该些修改后的记忆体元件以及一个串列的存在检测装置。该第一高密度的记忆体模组系内含在一个电子系统之内。再者，另一种用于形成一个堆叠的记忆体模组之方法系被提出，该方法需要修改一个位址缓冲器以包含一个用于解码复数个晶片选择信号的逻辑区块。一个第二高密度的记忆体模组亦被提出，其系包含该些修改后的位址缓冲器以及一个串列的存在检测装置。该第二高密度的记忆体模组系内含在一个电子系统之内。 |
