集成电路的内连线结构

摘要

本发明涉及一种集成电路的内连线结构，包括：在一半导体基板上方形成第一导线，然后在此第一导线上方形成一导电覆盖层以改善元件的可靠度。之后，在此导电覆盖层上方形成一蚀刻停止层，并在此蚀刻停止层上方形成一金属层间介电层。接着，在上述蚀刻停止层、金属层间介电层、以及导电覆盖层内形成一介层窗开口与一沟渠。然后，在此第一导线内形成一凹部。此凹部可以在蚀刻上述介电层时，借由过度蚀刻的方式而形成；此凹部也可以利用另外的方法而形成，例如进行氩离子溅射蚀刻。之后，将此沟渠、开口以及凹部填满而形成第二导线。本发明降低了因第二导线透过导电覆盖层与第一导线耦接而发生的高接触电阻及RC延迟的问题。

主权项

1、一种集成电路的内连线结构，所述集成电路的内连线结构包括：第一导电层，从一个基料的表面延伸至该基料的内部；一导电覆盖层，置于该第一导电层上方；第一介电层，置于该导电覆盖层与该基料上方；第二介电层，置于该第一介电层上方；一开口，置于该第一介电层、该第二介电层、以及该导电覆盖层内，其中该开口延伸至第一导电层内部并形成一凹部；以及第二导电层，置于该第二介电层上方并填满该开口与该凹部。