用联合节点处理来解码低密度奇偶校验码的方法和设备

摘要

提供了一种用于对包括多个校验节点和多个可变节点的LDPC码进行解码的设备和方法。该设备包括：校验节点选择调度器，其选择至少一个校验节点；LLR存储器，其存储了可变节点的输入LLR值作为初始LLR值，并存储用于连接到所选择的校验节点的可变节点的更新的LLR值；以及校验节点消息存储器，其存储了表示对所选择的校验节点进行校验节点处理的结果值的校验节点消息。该装置还包括至少一个联合节点处理器，其通过从自LLR存储器读取的对应LLR值中减去所选择的校验节点的校验节点消息而生成可变节点消息，对可变节点消息执行校验节点处理，通过将可变节点消息加到校验节点处理结果值上来计算更新的LLR值，并将计算的LLR值递送到LLR存储器。

主权项

1.一种用于根据奇偶校验矩阵对包括多个校验节点和多个可变节点的低密度奇偶校验(LDPC)码进行解码的设备，该设备包括：校验节点选择调度器，用于从校验节点中选择至少一个用于校验节点处理的校验节点；对数似然比(LLR)存储器，用于存储可变节点的输入LLR值作为初始LLR值，并存储用于连接到所选择的校验节点的可变节点的更新的LLR值；校验节点消息存储器，用于存储表示对所选择的校验节点进行校验节点处理的结果值的校验节点消息；以及至少一个联合节点处理器，用于通过从自LLR存储器读取的对应LLR值中减去存储在校验节点消息存储器中的所选择的校验节点的校验节点消息而生成可变节点消息，对可变节点消息执行校验节点处理，通过将可变节点消息加到校验节点处理结果值上来计算更新的LLR值，并将计算的LLR值递送到LLR存储器。