| 主权项 |
1.一种半导体装置,包括: 复数半导体晶片; 一辨识资讯产生器,联结各上述复数半导体晶片, 用以产生符合上述联结的半导体晶片的制造过程 的辨识资讯;以及 一控制器,用以检测上述辨识资讯产生器产生的辨 识资讯以根据检测的辨识资讯来控制上述复数各 半导体晶片。 2.如申请专利范围第1项所述的半导体装置,其中上 述控制器产生复数晶片选择信号,用以二择一地选 择上述复数半导体晶片; 各上述复数半导体晶片包括一可设定为接受任一 上述复数晶片选择信号的晶片选择信号接收器;以 及 上述控制器包括: 一设定单元,用以根据上述辨识资讯设定上述晶片 选择信号接收器,因此上述晶片选择信号接收器接 受一晶片选择信号,用以选择包括上述晶片选择信 号接收器的一半导体晶片;以及 一半导体晶片控制器,用以根据上述晶片选择信号 控制各上述复数半导体晶片。 3.如申请专利范围第2项所述的半导体装置,其中预 先设定上述晶片选择信号接收器以接收一特定晶 片选择信号。 4.如申请专利范围第2项所述的半导体装置,其中上 述晶片选择信号接收器包括一开关;以及 上述设定单元根据上述辨识资讯设定上述开关,因 此上述晶片选择信号接收器接受一晶片选择信号, 用以选择一包括上述晶片选择信号接收器的半导 体晶片。 5.如申请专利范围第2项所述的半导体装置,其中上 述晶片选择信号接收器包括一熔丝;以及 上述设定单元根据上述辨识资讯设定上述熔丝,因 此上述晶片选择信号接收器接受一晶片选择信号, 用以选择一包括上述晶片选择信号接收器的半导 体晶片。 6.如申请专利范围第1项所述的半导体装置,其中上 述复数半导体晶片各利用本身的辨识资讯作为本 身的晶片位址;以及 上述控制器检测上述各复数半导体晶片的晶片位 址,并根据检测的晶片位址控制上述复数各半导体 晶片。 7.如申请专利范围第6项所述的半导体装置,其中上 述控制器产生复数晶片位址信号,用以二择一地选 择上述复数半导体晶片; 上述复数半导体晶片各包括一可设定为接受任一 上述复数晶片位址信号的晶片位址信号接收器; 上述控制器包括: 一设定单元,用以根据上述辨识资讯设定上述晶片 位址信号接收器,因此上述晶片选择信号接收器接 受一晶片选择信号,用以选择一包括上述晶片位址 信号接收器的半导体晶片;以及 一半导体晶片控制器,用以根据上述晶片位址信号 控制上述复数各半导体晶片。 8.如申请专利范围第7项所述的半导体装置,其中上 述晶片位址接收器被预先设定为接受一特定的晶 片位址信号。 9.如申请专利范围第7项所述的半导体装置,其中上 述晶片位址信号接收器包括一开关;以及 上述设定单元根据用以设定上述开关的上述辨识 资讯控制上述开关,因此上述晶片位址信号接收器 接受一晶片位址信号,用以选择一包括上述晶片位 址信号接收器的半导体晶片。 10.如申请专利范围第7项所述的半导体装置,其中 上述晶片位址信号接收器包括一熔丝;以及 上述设定单元根据上述辨识资讯设定上述熔丝,因 此上述晶片位址信号接收器接受一晶片位址信号, 用以选择一包括上述晶片位址信号接收器的半导 体晶片。 11.如申请专利范围第1项所述的半导体装置,其中 上述复数半导体晶片藉由延伸穿过上述复数半导 体晶片的透电极互相连接;以及 上述控制器经由上述透电极提供一共同信号给上 述复数半导体晶片。 12.如申请专利范围第1项所述的半导体装置,其中 上述复数半导体晶片藉由接合线互相连接;以及 上述控制器经由上述接合线提供一共同信号给上 述复数半导体晶片。 13.如申请专利范围第1项所述的半导体装置,其中 上述复数半导体晶片组成连同电路板的封装,而在 电路板上的上述复数半导体晶片系分开配置,且上 述封装系一个堆叠一个。 14.如申请专利范围第1项所述的半导体装置,其中 上述辨识资讯产生器包括: 一自行运转振荡器;以及 一辨识资讯产生器电路,用以根据上述自行运转振 荡器的一输出产生上述辨识资讯。 15.如申请专利范围第14项所述的半导体装置,其中 上述辨识资讯产生器电路包括一计数器,用以计算 上述自行运转振荡器在一既定时段产生的脉冲,并 送出计算値作为上述辨识资讯。 16.如申请专利范围第15项所述的半导体装置,其中 上述辨识资讯产生器电路更包括一计时器,用以测 量上述既定时段;以及 上述计数器根据上述计时器的测量结果计算上述 既定时段的脉冲。 17.如申请专利范围第16项所述的半导体装置,其中 上述计时器除一外部时脉的频率以测量既定时段 。 18.如申请专利范围第16项所述的半导体装置,其中 上述计时器系一自行运转计时器。 19.如申请专利范围第14项所述的半导体装置,其中 上述辨识资讯产生器电路包括一移位暂存器,用以 取样依一除频版的一外部时脉由上述自行运转振 荡器产生的脉冲,并送出取样的结果作为上述辨识 资讯。 20.如申请专利范围第14项所述的半导体装置,其中 上述辨识资讯产生器电路包括一移位暂存器,用以 在依上述自行运转振荡器产生的脉冲的一既定时 段循环包括与其余位元不同的一位元的n位元资料 ,并送出一循环结果作为上述辨识资讯。 21.如申请专利范围第14项所述的半导体装置,其中 上述辨识资讯产生器具有一既定的起始値。 22.如申请专利范围第1项所述的半导体装置,其中 上述复数半导体晶片各为一记忆晶片。 23.如申请专利范围第1项所述的半导体装置,其中 上述复数半导体晶片系一个堆叠一个。 24.一种半导体晶片控制方法,由一用以控制复数半 导体晶片的控制器执行,上述复数半导体晶片各包 括一辨识资讯产生器,用以产生符合各上述半导体 晶片的制造过程的辨识资讯,上述方法包括下列步 骤: 检测各上述复数半导体晶片的辨识资讯;以及 根据上述检测的辨识资讯控制各上述复数半导体 晶片。 25.如申请专利范围第24项所述的半导体晶片控制 方法,其中复数半导体晶片各包括一晶片选择信号 接收器,而上述晶片选择信号接收器可设定为接受 上述控制器产生的复数晶片选择信号中之任一个, 上述的方法更包括下列步骤: 根据上述辨识资讯设定上述晶片选择信号接收器, 因此上述晶片选择信号接收器接受一晶片选择信 号,用以选择一包括上述晶片选择信号接收器的半 导体晶片;以及 根据上述晶片选择信号控制各上述复数半导体晶 片。 26.如申请专利范围第24项所述的半导体晶片控制 方法,其中各上述复数半导体晶片使用本身的辨识 资讯作为本身的晶片位址; 上述检测步骤包括检测各上述复数半导体晶片的 晶片位址;以及 上述控制步骤包括根据检测的晶片位址控制各上 述复数半导体晶片。 27.如申请专利范围第26项所述的半导体晶片控制 方法,其中各上述复数半导体晶片包括一晶片位址 信号接收器,上述接收器可设定为接受由上述控制 器产生的复数晶片位址信号中之任一个,上述方法 更包括下列步骤: 根据上述辨识资讯设定上述晶片信号接收器,因此 上述晶片位址信号接收器接受一晶片位址信号,用 以选择一包括上述晶片位址信号接收器的半导体 晶片;以及 根据上述的晶片位址信号控制各上述复数半导体 晶片。 图式简单说明: 第1A图系说明图,说明习知堆叠的半导体晶片; 第1B图系说明图,说明其它的习知堆叠的半导体晶 片; 第2图系一方块图,说明一根据本发明的一实施例 的半导体记忆装置; 第3图系一方块图,说明第2图所示的ID产生器电路 的一范例; 第4图系一电路图,代表第2图所示的半导体记忆装 置的一范例; 第5图系一流程图,用以说明第4图所示的半导体记 忆装置的操作; 第6图系一方块图,说明第2图所示的ID产生器电路 的另一范例; 第7图系一方块图,说明第2图所示的ID产生器电路 的又一范例; 第8图系一方块图,说明半导体记忆装置的另一范 例; 第9图系一方块图,说明第8图所示的ID电路的一范 例; 第10图系一电路图,代表第8图所示的半导体记忆装 置的范例; 第11图系一电路图,代表包括于第8图所示的半导体 记忆装置内的ID检测完成判断电路的范例; 第12图系流程图,用以说明第10图所代表的半导体 记忆装置的操作; 第13图系一方块图,说明半导体记忆装置的另一范 例; 第14图系一电路图,代表第13图所示的半导体记忆 装置的一范例; 第15A图系一说明图,说明半导体晶片的另一堆叠范 例; 第15B图系一说明图,说明半导体晶片的又一堆叠范 例; 第16图系一电路图,代表以电熔丝为基础的开关范 例; 第17图系一电路图,代表用以选择一半导体晶片的 一范例预设値设定。 |
