| 主权项 |
1.一种用于成像装置之像素,包括: 一感光元件,其设置于一基板内,用以提供数个光 产生电荷; 一电路,其与该感光元件相关联,用以提供代表该 等光产生电荷之至少一像素输出信号,该电路包括 至少一第一操作元件,其在该相关联电路操作期间 回应一第一控制信号;及 一用于提供一激励电压之第一激励器电路,其包括 一电荷激励器,一基板激励器,或一闸极激励器其 中之一。 2.如申请专利范围第1项之像素,其中该电路及该感 光元件对应于一互补金氧半导体(CMOS)成像器。 3.如申请专利范围第1项之像素,其中该第一激励器 电路供应一电压至该第一操作元件。 4.如申请专利范围第3项之像素,其中该供应电压系 一周边电压。 5.如申请专利范围第4项之像素,其中调节该周边电 压,以便产生一调节电压,该调节电压小于该供应 电压,并大于一接地电位。 6.如申请专利范围第3项之像素,其中该第一激励器 电路包括一由一周边电压供电之电荷激励器,该电 荷激励器输出一新供应电压,该新供应电压供应电 压至该第一操作元件。 7.如申请专利范围第6项之像素,其中使用数个n通 道(n-ch)元件而形成该第一操作元件,该新供应电压 被供应至该第一操作元件之一n+扩散区。 8.如申请专利范围第6项之像素,其中使用数个p通 道(p-ch)元件而形成该第一操作元件,该新供应电压 被供应至该第一操作元件之一p+扩散区。 9.如申请专利范围第6项之像素,其中该新供应电压 大于该周边电压。 10.如申请专利范围第6项之像素,其中将该新供应 电压调节成小于该周边电压之电压。 11.如申请专利范围第6项之像素,其中该新供应电 压系负电压,小于一接地参考电压。 12.如申请专利范围第1项之像素,其中该第一激励 器电路供应一电压至该第一操作元件之一植入主 动阵列扩散区。 13.如申请专利范围第1项之像素,其中该第一操作 元件系以下各项之至少一项:一重设元件、一转移 元件、一列选择元件、一球形光阀元件、一储存 元件、一高动态范围元件及一横向溢位汲极元件 。 14.如申请专利范围第1项之像素,其中该第一操作 元件系一电晶体。 15.如申请专利范围第1项之像素,其中该相关联电 路尚包括一第二操作元件,其于该相关联电路操作 期间回应一第二控制信号。 16.如申请专利范围第15项之像素,其中该第一激励 器电路将一电压供应至该第一操作元件,并供应至 该第二操作元件。 17.如申请专利范围第16项之像素,其中该供应电压 系一周边电压。 18.如申请专利范围第17项之像素,其中调节该周边 电压,俾便产生一调节电压,该调节电压小于该供 应电压,并大于一接地电位。 19.如申请专利范围第15项之像素,其中该第一激励 器电路经由该第一操作元件将一电压供应至该第 二操作元件。 20.如申请专利范围第15项之像素,其中该第一激励 器电路将一电压经由该第一操作元件之植入主动 阵列扩散区供应至该第一操作元件,并经由该第一 操作元件供应至该第二操作元件。 21.如申请专利范围第15项之像素,其中该第一激励 器电路包括一由一周边电压供电之电荷激励器,该 电荷激励器输出一新供应电压,该新供应电压供应 电压至该第一操作元件。 22.如申请专利范围第21项之像素,其中使用数个n通 道(n-ch)元件而形成该第一操作元件及该第二操作 元件,并将该新供应电压供应至该第一操作元件之 一n+扩散区。 23.如申请专利范围第21项之像素,其中使用数个p通 道(p-ch)元件而形成该第一操作元件及该第二操作 元件,并将该新供应电压供应至该第一操作元件之 一p+扩散区。 24.如申请专利范围第15项之像素,其中该第一操作 元件系以下各项之至少一项:一重设元件、一转移 元件、一列选取元件、一球状光阀元件、一储存 元件、一高动态范围元件及一横向溢位汲极元件 。 25.如申请专利范围第15项之像素,其中该第二操作 元件系一转移元件。 26.如申请专利范围第15项之像素,其中该第一操作 元件系一电晶体。 27.如申请专利范围第15项之像素,其中该第二操作 元件系一电晶体。 28.如申请专利范围第15项之像素,其中该第一激励 器电路包括一连接至接地之负基板激励器,该负基 板激励器输出一新供应电压,该新供应电压供应电 压至该第一操作元件之一p+扩散区。 29.如申请专利范围第28项之像素,其中由数个n通道 (n-ch)元件来形成该第一操作元件。 30.如申请专利范围第28项之像素,其中该p+扩散区 黏附至该基板之一p井,该p井被连接至一p井阵列, 将电压经由该p井阵列而供应至该第一操作元件及 该第二操作元件。 31.如申请专利范围第15项之像素,其中该第一激励 器电路包括一由一周边电压供电之正基板激励器, 该正基板激励器输出一新供应电压,该新供应电压 供应电压至该第一操作元件之一n+扩散区。 32.如申请专利范围第31项之像素,其中由数个p通道 (p-ch)元件来形成该第一操作元件。 33.如申请专利范围第31项之像素,其中该n+扩散区 黏附至该基板之一n井,该n井被连接至一n井阵列, 将电压经由该n井阵列而供应至该第一操作元件及 该第二操作元件。 34.如申请专利范围第15项之像素,其中该第一激励 器电路包括一由一周边电压供应之负闸极激励器, 该负闸极激励器输出一新供应电压,该新供应电压 供应电压至该第一操作元件。 35.如申请专利范围第34项之像素,其中由数个n通道 (n-ch)元件来形成该第一操作元件。 36.如申请专利范围第34项之像素,其中该第一操作 元件系以下各项之至少一项:一重设电晶体、一转 移电晶体、一列选取电晶体、一球状光阀电晶体 、一储存电晶体、一高动态范围电晶体及一横向 溢位汲极电晶体。 37.如申请专利范围第34项之像素,其中该第二操作 元件系一转移电晶体。 38.如申请专利范围第15项之像素,其中该第一激励 器电路包括一由一周边电压供电之正闸极激励器, 该正闸极激励器输出一新供应电压,该新供应电压 供应电压至该第一操作元件。 39.如申请专利范围第38项之像素,其中由数个p通道 (p-ch)元件来形成该第一操作元件。 40.如申请专利范围第38项之像素,其中该第一操作 元件系以下各项之至少一项:一重设电晶体、一转 移电晶体、一列选取电晶体、一球状光阀电晶体 、一储存电晶体、一高动态范围电晶体及一横向 溢位汲极电晶体。 41.如申请专利范围第38项之像素,其中该第二操作 元件系一转移电晶体。 42.如申请专利范围第1项之像素,其中该第一激励 器电路包括一连接至接地之负基板激励器,该负基 板激励器输出一新供应电压,该新供应电压供应电 压至该第一操作元件之一p+扩散区。 43.如申请专利范围第42项之像素,其中由数个n通道 (n-ch)元件来形成该第一操作元件。 44.如申请专利范围第1项之像素,其中该第一激励 器电路包括一由一周边电压供电之正基板激励器, 该正基板激励器输出一新供应电压,该新供应电压 供应电压至该第一操作元件之一n+扩散区。 45.如申请专利范围第44项之像素,其中由数个p通道 (p-ch)元件来形成该第一操作元件。 46.如申请专利范围第1项之像素,其中该激励器电 路包括一由一周边电压供电之负闸极激励器,该负 闸极激励器输出一新供应电压,该新供应电压供应 电压至该第一操作元件。 47.如申请专利范围第46项之像素,其中由数个n通道 (n-ch)元件来形成该第一操作元件。 48.如申请专利范围第1项之像素,其中该第一激励 器电路包括一由一周边电压供电之正闸极激励器, 该正闸极激励器输出一新供应电压,该新供应电压 供应电压至该第一操作元件。 49.如申请专利范围第48项之像素,其中由数个p通道 (p-ch)元件来形成该第一操作元件。 50.如申请专利范围第1项之像素,尚包括一第二激 励器电路。 51.如申请专利范围第50项之像素,其中该第一激励 器电路系一闸极激励器。 52.如申请专利范围第50项之像素,其中该第二激励 器电路系一基板激励器。 53.一种成像装置,包括: 一像素,尚包括: 一感光元件,其设置于一基板内,用以提供数个光 产生电荷; 一电路,其与该感光元件相关联,用以提供代表该 等光产生电荷之至少一像素输出信号,该电路包括 至少一第一操作元件,其在该相关联电路操作期间 回应一第一控制信号;及 一用于提供一激励电压之第一激励器电路,其包括 一电荷激励器,一基板激励器,或一闸极激励器其 中之一。 54.如申请专利范围第53项之成像装置,其中该电路 及该感光元件对应于一互补金氧半导体(CMOS)成像 器。 55.如申请专利范围第53项之成像装置,其中该第一 激励器电路供应一电压至该第一操作元件。 56.如申请专利范围第55项之成像装置,其中该第一 激励器电路包括一由一周边电压供电之电荷激励 器,该电荷激励器输出一新供应电压,该新供应电 压供应电压至该第一操作元件。 57.如申请专利范围第53项之成像装置,其中该第一 激励器电路供应一电压至该第一操作元件之一植 入主动阵列扩散区。 58.如申请专利范围第53项之成像装置,其中该第一 操作元件系以下各项之至少一项:一重设元件、一 转移元件、一列选择元件、一球形光阀元件、一 储存元件、一高动态范围元件及一横向溢位汲极 元件。 59.如申请专利范围第53项之成像装置,其中该相关 联电路尚包括一第二操作元件,其于该相关联电路 操作期间回应一第二控制信号。 60.如申请专利范围第59项之成像装置,其中该第一 激励器电路将一电压供应至该第一操作元件,并供 应至该第二操作元件。 61.如申请专利范围第59项之成像装置,其中该第一 激励器电路将一电压经由该第一操作元件之植入 主动阵列扩散区供应至该第一操作元件,并经由该 第一操作元件供应至该第二操作元件。 62.如申请专利范围第59项之成像装置,其中该第一 激励器电路包括一由一周边电压供电之电荷激励 器,该电荷激励器输出一新供应电压,该新供应电 压供应电压至该第一操作元件。 63.如申请专利范围第59项之成像装置,其中该第一 激励器电路包括一连接至接地之负基板激励器,该 负基板激励器输出一新供应电压,该新供应电压供 应电压至该第一操作元件之一p+扩散区。 64.如申请专利范围第59项之成像装置,其中该第一 激励器电路包括一由一周边电压供电之正基板激 励器,该正基板激励器输出一新供应电压,该新供 应电压供应电压至该第一操作元件之一n+扩散区 。 65.如申请专利范围第59项之成像装置,其中该第一 激励器电路包括一由一周边电压供电之负闸极激 励器,该负闸极激励器输出一新供应电压,该新供 应电压供应电压至该第一操作元件。 66.如申请专利范围第59项之成像装置,其中该第一 激励器电路包括一由一周边电压供电之正闸极激 励器,该正闸极激励器输出一新供应电压,该新供 应电压供应电压至该第一操作元件。 67.如申请专利范围第53项之成像装置,其中该第一 激励器电路包括一连接至接地之负基板激励器,该 负基板激励器输出一新供应电压,该新供应电压供 应电压至该第一操作元件之一p+扩散区。 68.如申请专利范围第53项之成像装置,其中该第一 激励器电路包括一由一周边电压供电之正基板激 励器,该正基板激励器输出一新供应电压,该新供 应电压供应电压至该第一操作元件之一n+扩散区 。 69.如申请专利范围第53项之成像装置,其中该第一 激励器电路包括一由一周边电压供电之负闸极激 励器,该负闸极激励器输出一新供应电压,该新供 应电压供应电压至该第一操作元件。 70.如申请专利范围第53项之成像装置,其中该第一 激励器电路包括一由一周边电压供电之正闸极激 励器,该正闸极激励器输出一新供应电压,该新供 应电压供应电压至该第一操作元件。 71.如申请专利范围第53项之成像装置,尚包括一第 二激励器电路。 72.如申请专利范围第71项之成像装置,其中该第一 激励器电路系一闸极激励器。 73.如申请专利范围第71项之成像装置,其中该第二 激励器电路系一基板激励器。 74.一种成像系统,包括: 一处理器; 一记忆元件,其经由一滙流排耦合至该处理器;及 一成像装置,该成像装置包括一像素,该像素包括: 一感光元件,其设置于一基板内,用以提供数个光 产生电荷; 一电路,其与该感光元件相关联,用以提供代表该 等光产生电荷之至少一像素输出信号,该电路包括 至少一第一操作元件,该第一操作元件在该相关联 电路操作期间回应一第一控制信号;及 一用于提供一激励电压之第一激励器电路,其包括 一电荷激励器,一基板激励器,或一闸极激励器其 中之一。 75.如申请专利范围第74项之成像系统,其中该电路 及该感光元件对应于一互补金氧半导体(CMOS)成像 器。 76.如申请专利范围第74项之成像系统,其中该第一 激励器电路供应一电压至该第一操作元件。 77.如申请专利范围第76项之成像系统,其中该第一 激励器电路包括一由一周边电压供电之电荷激励 器,该电荷激励器输出一新供应电压,该新供应电 压供应电压至该第一操作元件。 78.如申请专利范围第74项之成像系统,其中该第一 激励器电路供应一电压至该第一操作元件之一植 入主动阵列扩散区。 79.如申请专利范围第74项之成像系统,其中该第一 操作元件系以下各项之至少一项:一重设元件、一 转移元件、一列选择元件、一球形光阀元件、一 储存元件、一高动态范围元件及一横向溢位汲极 元件。 80.如申请专利范围第74项之成像系统,其中该相关 联电路尚包括一第二操作元件,其于该相关联电路 操作期间回应对一第二控制信号。 81.如申请专利范围第80项之成像系统,其中该第一 激励器电路将一电压供应至该第一操作元件,并供 应至该第二操作元件。 82.如申请专利范围第80项之成像系统,其中该第一 激励器电路将一电压经由该第一操作元件之植入 主动阵列扩散区供应至该第一操作元件,并经由该 第一操作元件供应至该第二操作元件。 83.如申请专利范围第80项之成像系统,其中该第一 激励器电路包括一由一周边电压供电之电荷激励 器,该电荷激励器输出一新供应电压,该新供应电 压供应电压至该第一操作元件。 84.如申请专利范围第80项之成像系统,其中该第一 激励器电路包括一连接至接地之负基板激励器,该 负基板激励器输出一新供应电压,该新供应电压供 应电压至该第一操作元件之一p+扩散区。 85.如申请专利范围第80项之成像系统,其中该第一 激励器电路包括一由一周边电压供电之正基板激 励器,该正基板激励器输出一新供应电压,该新供 应电压供应电压至该第一操作元件之一n+扩散区 。 86.如申请专利范围第80项之成像系统,其中该第一 激励器电路包括一由一周边电压供电之负闸极激 励器,该负闸极激励器输出一新供应电压,该新供 应电压供应电压至该第一操作元件。 87.如申请专利范围第80项之成像系统,其中该第一 激励器电路包括一由一周边电压供电之正闸极激 励器,该正闸极激励器输出一新供应电压,该新供 应电压供应电压至该第一操作元件。 88.如申请专利范围第74项之成像系统,其中该第一 激励器电路包括一连接至接地之负基板激励器,该 负基板激励器输出一新供应电压,该新供应电压供 应电压至该第一操作元件之一p+扩散区。 89.如申请专利范围第74项之成像系统,其中该第一 激励器电路包括一由一周边电压供电之正基板激 励器,该正基板激励器输出一新供应电压,该新供 应电压供应电压至该第一操作元件之一n+扩散区 。 90.如申请专利范围第74项之成像系统,其中该第一 激励器电路包括一由一周边电压供电之负闸极激 励器,该负闸极激励器输出一新供应电压,该新供 应电压供应电压至该第一操作元件。 91.如申请专利范围第74项之成像系统,其中该第一 激励器电路包括一由一周边电压供电之正闸极激 励器,该正闸极激励器输出一新供应电压,该新供 应电压供应电压至该第一操作元件。 92.如申请专利范围第74项之成像系统,尚包括一第 二激励器电路。 93.如申请专利范围第92项之成像系统,其中该第一 激励器电路系一闸极激励器。 94.如申请专利范围第92项之成像系统,其中该第二 激励器电路系一基板激励器。 95.一种成像装置之操作像素单元方法,该方法包括 : 在一储存节点处储存光产生电荷; 从该储存光产生电荷而产生一像素输出信号;及 使用至少一激励器电路所产生之至少一激励电压, 以完成该储存操作及该产生操作之至少一项,该激 励电压包括一电荷激励器,一基板激励器,或一闸 极激励器其中之一。 96.如申请专利范围第95项之操作像素单元方法,其 中由一周边电压供电该至少一激励器电路。 97.如申请专利范围第96项之操作像素单元方法,其 中调节该周边电压,俾便产生一调节电压,该调节 电压小于该供应电压,并大于一接地电位。 98.如申请专利范围第96项之操作像素单元方法,其 中该至少一激励器电路包括一电荷激励器,该电荷 激励器产生一新供应电压,该新供应电压供应电压 至该储存操作及该产生操作之至少一项。 99.如申请专利范围第98项之操作像素单元方法,其 中该新供应电压大于该周边电压。 100.如申请专利范围第98项之操作像素单元方法,其 中将该新供应电压调节成小于该周边电压之电压 。 101.如申请专利范围第98项之操作像素单元方法,其 中该新供应电压系小于一接地参考电压之负电压 。 102.如申请专利范围第96项之操作像素单元方法,其 中该至少一激励器电路包括一负基板激励器,该负 基板激励器产生一新供应电压,该新供应电压供应 电压至该储存操作及该产生操作之至少一项。 103.如申请专利范围第96项之操作像素单元方法,其 中该至少一激励器电路包括一正基板激励器,该正 基板激励器产生一新供应电压,该新供应电压供应 电压至该储存操作及该产生操作之至少一项。 104.如申请专利范围第96项之操作像素单元方法,其 中该至少一激励器电路包括一负闸极激励器,该负 闸极激励器产生一新供应电压,该新供应电压供应 电压至该储存操作及该产生操作之至少一项。 105.如申请专利范围第96项之操作像素单元方法,其 中该至少一激励器电路包括一正闸极激励器,该正 闸极激励器产生一新供应电压,该新供应电压供应 电压至该储存操作及该产生操作之至少一项。 图式简单说明: 图1以方块图说明一互补金氧半导体(CMOS)主动像素 感应器晶片; 图2A根据本发明一实施例,说明一2x2像素布局的代 表性像素布局; 图2B说明施至一CMOS成像器任何闸极的普通信号; 图2C说明可施至一CMOS成像器任何闸极的重复时脉 电压; 图2D以一示范实施例说明一外部Vdd供应作为五个 分开的内部激励器的输入; 图2E以一示范实施例说明一外部Vdd供应在较低电 压作为五个分开的内部激励器的输入; 图2F系一外部Vdd供应的范例,其施至一正高电压激 励器及一负低电压激励器; 图3根据本发明,以分解图说明图2的四电晶体(4T)像 素,其使用一Vaa-pix电荷激励器; 图4根据本发明,以分解图说明使用一Vaa-pix电荷激 励器的3T像素; 图5根据本发明,以分解图说明使用负基板激励器 的3T像素; 图6A根据本发明,以分解图说明使用负基板激励器 的4T像素; 图6B系一重设闸及一转移闸的时序图范例;及 图7说明一处理器系统,其包括根据本发明任一实 施例所构成的CMOS成像器。 |
