| 主权项 |
1.一种非挥发性半导体记忆装置,其特征为具有: 胞阵列,其系排列有电可重写之非挥发性记忆胞; 及 感测放大电路,其系藉由检测上述胞阵列之位元线 之电压变化,读出该位元线连接之选择记忆胞之资 料; 上述感测放大电路系以在依上述选择记忆胞之资 料而上述位元线之电压变化之期间内的复数时序 读出资料,比较藉由连续2次之资料读出所得到之 读出资料而判定上述选择记忆胞之临限値裕度之 方式构成。 2.如请求项1之非挥发性半导体记忆装置,其中 上述感测放大电路具有: 第一电晶体,其系选择性连接上述胞阵列之位元线 与感测节点之间,以实施位元线电压之箝压动作及 将位元线电压传送至感测节点之动作; 第二电晶体,其系被连接于上述感测节点而进行感 测节点及位元线之预充电; 资料锁存器,其系检测出被传送至上述感测节点之 位元线电压而锁存读出资料; 资料记忆电路,其系暂时性地保持由上述资料锁存 器传送来之读出资料;及 临限値裕度判定电路,其系比较上述资料记忆电路 保持之第一读出资料及比此第一读出资料晚被读 出而上述资料锁存器保持之第二读出资料,在检测 出资料反转时输出警告信号。 3.如请求项2之非挥发性半导体记忆装置,其中 具有ECC电路,其仅在输出上述警告信号的情况,被 控制成对读出资料进行错误检验及修正。 4.如请求项2之非挥发性半导体记忆装置,其中 具有读出上述胞阵列之某一分页的资料而写入其 他分页的分页复制功能; 具有ECC电路,其仅在对复制主页之读出资料输出上 述警告信号的情况,被控制成进行错误检验及修正 。 5.如请求项1之非挥发性半导体记忆装置,其中 上述胞阵列系排列复数个NAND胞单元而构成,各NAND 胞单元具有:记忆胞,其系控制闸极分别连接于相 异之字元线且被串联连接复数个者;第一选择闸极 电晶体,其系用以将其一端连接于位元线;及第二 选择闸极电晶体,其系用以将另一端连接于共通源 极线;且具有复数个区块,其被定义作为在位元线 方向各自共有1条字元线之NAND胞单元之集合。 图式简单说明: 图1系本发明之实施方式等NAND型快闪记忆体之区 块构造之图。 图2系上述快闪记忆体之胞阵列构造之图。 图3系上述快闪记忆体之读出单元构造之图。 图4系上述快闪记忆体之资料临限値分布之图。 图5系上述快闪记忆体之读出时之偏压条件之图。 图6系上述快闪记忆体之读出动作流程之图。 图7系上述快闪记忆体之读出动作时序之图。 图8系上述快闪记忆体之读出时之位元线及感测节 点的电压变化之图。 图9系说明藉由上述快闪记忆体之读出单元进行之 临限値判定之动作之图。 图10系说明藉由上述快闪记忆体之读出单元进行 之临限値判定之动作之图。 图11系说明藉由上述快闪记忆体之读出单元进行 之临限値判定之动作之图。 图12系上述快闪记忆体之分页复制动作流程之图 。 图13系其他实施方式之NAND型快闪记忆体的区块构 造之图。 图14系适用于数位相机之实施方式之图。 图15系上述数位相机之内部构造之图。 图16A系适用于摄像机之实施方式之图。 图16B系适用于电视之实施方式之图。 图16C系适用于音讯设备之实施方式之图。 图16D系适用于电玩设备之实施方式之图。 图16E系适用于电子乐器之实施方式之图。 图16F系适用于行动电话之实施方式之图。 图16G系适用于个人电脑之实施方式之图。 图16H系适用于个人数位助理(PDA)之实施方式之图 。 图16I系适用于录音机之实施方式之图。 图16J系适用于PC卡之实施方式之图。 |
