| 主权项 |
1.一种堆叠式封装半导体封装件,系包括: 一导线架,系具有复数个引脚及承载脚; 至少一前制封装件,系具有一作用面及非作用面, 该非作用面系接置于导线架之复数个承载脚上; 至少一晶片,系接置于该前制封装件的作用面上; 复数个焊线,系用以电性连接该导线架、前制封装 件及晶片;以及 封装胶体,系成形在该导线架上以包覆前制封装件 、晶片、焊线及部份导线架。 2.如申请专利范围第1项之半导体封装件,其中,该 前制封装件系包括至少一晶片及基板,且该晶片系 接置于基板之其中一面上。 3.如申请专利范围第2项之半导体封装件,其中,该 前制封装件系为一焊垫矩阵封装件(Land Grid Array package,LGA)。 4.如申请专利范围第2项之半导体封装件,其中,该 基板未接置晶片之面具有前述的作用面。 5.如申请专利范围第2项之半导体封装件,其中,该 基板系为一印刷电路板。 6.如申请专利范围第5项之半导体封装件,其中,该 印刷电路板系为一增层式基板(Build-up Substrate)。 7.如申请专利范围第5项之半导体封装件,其中,该 印刷电路板系为一压合式基板(Laminated Substrate)。 8.如申请专利范围第2项之半导体封装件,其中,该 基板系包括复数个焊垫(finger)。 9.如申请专利范围第1项之半导体封装件,其中,该 晶片未接置于该前制封装件之作用面的相对表面 上系设有复数个焊垫(bonding pad)。 10.一种堆叠式封装半导体封装件之制法,系包含以 下步骤: 制备一导线架,系具有复数个引脚及承载脚; 制备至少一前制封装件,该前制封装件具有一作用 面及非作用面,将该前制封装件之非作用面接置在 导线架之复数个承载脚上; 制备至少一晶片,该晶片系接置于该前制封装件的 作用面上; 以焊线电性连接该导线架、前制封装件及晶片;以 及 成形一封装胶体以包覆该前制封装件、晶片、焊 线及部份导线架。 11.如申请专利范围第10项之半导体封装件之制法, 其中,该前制封装件系包括至少一晶片及基板,且 该晶片系接置于基板之其中一面上。 12.如申请专利范围第11项之半导体封装件之制法, 其中,该前制封装件系为一焊垫矩阵封装件(Land Grid Array package,LGA)。 13.如申请专利范围第11项之半导体封装件之制法, 其中,该基板未接置晶片之面具有前述之作用面。 14.如申请专利范围第11项之半导体封装件之制法, 其中,该基板系为一印刷电路板。 15.如申请专利范围第14项之半导体封装件之制法, 其中,该印刷电路板系为一增层式基板(Build-up Substrate)。 16.如申请专利范围第14项之半导体封装件之制法, 其中,该印刷电路板系为一压合式基板(Laminated Substrate)。 17.如申请专利范围第11项之半导体封装件之制法, 其中,该基板系包括复数个焊垫(finger)。 18.如申请专利范围第10项之半导体封装件之制法, 其中,该晶片未接置于该前制封装件之作用面的相 对表面上系设有复数个焊垫(bonding pad)。 图式简单说明: 第1图系为本发明堆叠式封装半导体封装件及其制 法之剖视示意图; 第2图系为本发明堆叠式封装半导体封装件及其制 法之前制封装件置于导线架上的仰视示意图; 第3A图系为本发明堆叠式封装半导体封装件及其 制法之前制封装件顶面垂直叠装晶片的剖视示意 图; 第3B图系为本发明堆叠式封装半导体封装件及其 制法之前制封装件顶面平面接置晶片的剖视示意 图; 第4图系为美国专利第6,313,527号之剖视图;以及 第5图系为习知之半导体封装件之剖视图。 |
