| 主权项 |
1.一种多遍形成多图形基元的方法,包括下列步骤: 在一第一遍(first pass)中: 对于每一该些图元仅传送有限组之图形资料通过 一绘图管线; 处理该有限组之图形资料而建立一压缩的Z-缓冲 区,该压缩的Z-缓冲区包括多数个Z-记录,每一该些Z -记录包含多数个像素的Z资讯; 对于每一该些图元,若该图元之任一该些像素被确 定为可见,则设置一可视性指示; 在一第二遍(second pass)中: 对于每一该些图元,确定该相关的可视性指示是否 被设置; 将该相关的可视性指示未被设置的该些图元舍弃, 而不将其经该绘图管线传送; 对于该相关的可视性指示已被设置的该些图元,传 送一组完整的图形资料;以及 对图形资料进行一两级Z-测试,其中一第一级Z-测 试系将一当前图元之图形资料与该压缩的Z-缓冲 区内的相应资讯进行比较,以及其中一第二级Z-测 试系以一传统的Z-测试方式逐一像素进行,其中该 第二级Z-测试仅对该压缩的Z资讯的记录内之像素 进行,该记录内该第一级Z-测试中确定为巨集像素 之一部分而非全部像素可见。 2.如申请专利范围第1项所述多遍形成多图形基元 的方法,其中仅传送一有限组的图形资料之步骤更 特别包括仅传送位置相关的资料通过该管线。 3.如申请专利范围第2项所述多遍形成多图形基元 的方法,其中该位置相关的资料包括X,Y,Z及W値。 4.如申请专利范围第1项所述多遍形成多图形基元 的方法,其中每一该些压缩的Z-记录包括对该些像 素的一最小Z値,对该些像素的一最大Z値,以及一覆 盖遮罩,该覆盖遮罩指示当前图元的该些像素何者 为可见的。 5.如申请专利范围第1项所述多遍形成多图形基元 的方法,其中每一该些压缩的Z-记录包括对该些像 素的两个最小Z値,对该些像素的两个最大Z値,及一 覆盖遮罩,该覆盖遮罩指示该当前图元的该些像素 何者为可见的。 6.如申请专利范围第1项所述多遍形成多图形基元 的方法,其中设置该可视性指示之步骤更特别包括 在一像框缓冲记忆体内设置一位元。 7.如申请专利范围第1项所述多遍形成多图形基元 的方法,其中舍弃之步骤是藉由一解析器进行的。 8.一种形成多个图元的方法,包括下列步骤: 在一绘图管线内,对每一该些图元仅处理一有限组 的图形资料; 对每个图元,确定其是否具有至少一可见的像素; 在该绘图管线内,仅对那些被确定至少包含一可见 像素的图元处理其完整一组图形资料。 9.如申请专利范围第8项所述形成多个图元的方法, 更包括对每个被确定至少包含一可见像素的每一 该些像素设置一可视性指示。 10.如申请专利范围第9项所述形成多个图元的方法 ,其中设置该可视性指示之步骤更特别包括在一像 框缓冲记忆体内设置一位元。 11.如申请专利范围第8项所述形成多个图元的方法 ,其中仅处理一有限组的图形资料之步骤更特别包 括仅处理位置相关资料。 12.如申请专利范围第8项所述形成多个图元的方法 ,其中确定该图元是否至少包括一可见像素,以保 证该图元不会在一压缩的Z-缓冲区测试中失败,保 证该图元的所有像素均未被筛选掉,保证该图元不 会形成0像素,还保证该图元的所有像素均未被剪 切掉。 13.一种形成多个图元的方法,包括下列步骤: 在一绘图管线内,在一第一遍中,对于每一该些图 元,仅处理一有限组的图形资料; 对该有限组的资料进行处理以构成一压缩的Z-缓 冲区,该压缩的Z-缓冲区包括多数个Z-记录,每一该 些Z-纪录包含多数个像素的Z资讯;以及 在一绘图管线内,在一第二遍中,对图形资料进行 一两级Z-测试,其中一第一级Z-测试将一当前图元 的图形资料与该压缩的Z-缓冲区内的相应资讯进 行比较,其中一第二级Z-测试系以一传统的Z-测试 方式逐一像素进行,其中该第二级Z-测试仅对该压 缩的Z资讯的记录内的该些像素进行,该记录内第 一级Z-测试中确定为一巨集像素之一部分而非全 部像素系可见的。 14.一种图形处理器,包括: 一第一遍逻辑,被设置为在一第一遍中,对每个图 元仅将其有限组的图形资料传送到一绘图管线; 一第一逻辑,被设置为对每个图元处理其该有限组 图形资料以建立一压缩的Z-缓冲区; 一第二逻辑,被设置为对每个图元确定其是否具有 至少一可见像素;以及 一第二遍逻辑,被设置为,仅对具有至少一可见像 素之该些图元,在一第二遍中,将其一完整组的图 形资料传送到该绘图管线内,该第二遍逻辑进一步 被设置为禁止将被确认不具有任何可见像素的图 元之图形资料传送到该绘图管线。 15.如申请专利范围第14项所述之图形处理器,其中 该第一遍逻辑以及该第二遍逻辑被包含于一解析 器中。 16.如申请专利范围第14项所述之图形处理器,其中 被设置为确定一图元是否具有至少一可见像素的 该第二逻辑保证了该图元不会在一压缩的Z-缓冲 区测试中失败,保证了该图元的所有像素未被筛选 掉,保证了该图元不会形成0像素,还保证了该图元 的所有像素未被剪切掉。 17.如申请专利范围第14项所述之图形处理器,更包 括一第三逻辑,用来为被确认具有至少一可见像素 之每一该些图元设置一可视性指示。 18.如申请专利范围第17项所述之图形处理器,其中 该可视性指示包括在一像框缓冲记忆体内的一单 一位元。 19.如申请专利范围第17项所述之图形处理器,更包 括一第四逻辑,被设置用来为在该资料之该第一遍 中被处理的每一该些图元结合一独立可视性指示 。 20.如申请专利范围第19项所述之图形处理器,更包 括一第五逻辑,被设置用来为在该第二遍中所处理 的每一该些图元衡量该可视性指示与该给定图元 相结合的一状态。 21.一种图形处理器,包括: 一第一逻辑,被设置为在一绘图管线中的一第一遍 内对每一多数个图元限制其图形资料的处理,其中 该被限制的处理确定该图元是否具有至少一可见 像素;以及 一第二逻辑,被设置为在该绘图管线中的一第二遍 内形成在该第一遍中被确定具有至少一可见像素 的每一该些图元。 22.如申请专利范围第21项所述之图形处理器,其中 被设置用来限制该处理的该第一逻辑保证了该图 元不会在一压缩的Z-缓冲区测试中失败,保证了该 图元的所有像素未被筛选掉,保证了该图元不会形 成0像素,还保证了该图元的所有像素未被剪切掉 。 23.如申请专利范围第21项所述之图形处理器,其中 被设置用来限制图形资料的处理之该第一逻辑系 在一解析器中。 24.如申请专利范围第21项所述之图形处理器,更包 括一第三逻辑,用以在该第一遍中,从该图形资料 的处理建立一压缩的Z-缓冲区。 25.如申请专利范围第21项所述之图形处理器,更包 括一第四逻辑,用以在该第一遍中被处理之每一该 些图元设置一可视性指示。 26.如申请专利范围第21项所述之图形处理器,更包 括一第五逻辑,被设置用来在该第二遍中将每一该 些图元传送到被设置为图像形成的该第二逻辑之 前,对该图元衡量该可视性指示。 图式简单说明: 图1是一个传统的图形系统管线的功能流程图。 图2A及2B是与图1相似的流程图,它们分别显示了一 个二遍图像形成过程的第一遍及第二遍内管线的 图形功能及运作元件。 图3是显示Z-缓冲区的压缩结构示意图。 图4是显示二遍图像形成系统简要操作的流程图。 图5是显示二遍图像形成系统特定元件的结构示意 图。 |
