| 主权项 |
1.一种半导体装置,包括: 基板,具有主表面; 半导体层,设于该主表面上,该半导体层形成有通 道区域以及设置于该通道区域两侧的源极与汲极, 且该半导体层的厚度大于50nm、小于150nm; 含有氧的闸极绝缘层,与该半导体层接触;以及 闸极电极,设置在相对于该通道区域的位置,且使 该闸极绝缘层介于该闸极电极与该通道区域之间; 其中该半导体层的氢含量为0.5原子%以上、10原子% 以下。 2.如申请专利范围第1项所述的半导体装置,更包括 含有氢的基础层,设置于该主表面与该半导体层之 间,且该基础层的厚度大于200nm。 3.如申请专利范围第1项所述的半导体装置,其中该 半导体层包括依序沈积于该主表面上的第1及第2 层,且该第1层含有的氢比例比该第2层含有氢比例 还小。 4.如申请专利范围第1项所述的半导体装置,其中该 半导体层包括依序沈积于该主表面上的第1及第2 层,且该第1层的能带间隙比该第2层的能带间隙还 小。 5.如申请专利范围第1项所述的半导体装置,其中该 半导体层的厚度大于75nm、小于125nm。 6.如申请专利范围第1项所述的半导体装置,其中该 基板为玻璃基板或石英基板。 7.如申请专利范围第1项所述的半导体装置,其中该 半导体层含有多晶矽。 8.一种半导体装置,包括: 基板,具有主表面; 半导体层,设于该主表面上,该半导体层形成有通 道区域以及设置于该通道区域两侧的源极与汲极, 且该半导体层的厚度大于50nm、小于150nm; 闸极绝缘层,与该半导体层接触;以及 闸极电极,设置在相对于该通道区域的位置,且使 该闸极绝缘层介于该闸极电极与该通道区域之间; 其中该源极区域及该汲极区域是形成于该半导体 层的顶面直到该半导体层的底面。 9.如申请专利范围第8项所述的半导体装置,其中该 半导体层的厚度大于75nm、小于125nm。 10.如申请专利范围第8项所述的半导体装置,其中 该基板为玻璃基板或石英基板。 11.如申请专利范围第8项所述的半导体装置,其中 该半导体层含有多晶矽。 12.一种半导体装置,包括: 基板,具有主表面; 半导体层,设于该主表面上,该半导体层形成有通 道区域以及设置于该通道区域两侧的源极与汲极, 且该半导体层的厚度大于50nm、小于150nm; 闸极绝缘层,与该半导体层接触;以及 闸极电极,设置在相对于该通道区域的位置,且使 该闸极绝缘层介于该闸极电极与该通道区域之间; 其中该源极区域及该汲极区域沿着该半导体层的 厚度方向包含不同浓度的杂质; 该杂质的浓度最大値是存在于该半导体层的顶面 与底面之间,且该半导体层底面之该杂质的浓度为 41020/cm3以下。 13.如申请专利范围第12项所述的半导体装置,其中 该杂质浓度的最大値为11020/cm3以上。 14.如申请专利范围第12项所述的半导体装置,其中 该半导体层的厚度大于75nm、小于125nm。 15.如申请专利范围第12项所述的半导体装置,其中 该基板为玻璃基板或石英基板。 16.如申请专利范围第12项所述的半导体装置,其中 该半导体层含有多晶矽。 17.一种半导体装置,包括: 基板,具有主表面; 半导体层,设于该主表面上,该半导体层形成有通 道区域以及设置于该通道区域两侧的源极与汲极, 且该半导体层的厚度大于50nm、小于150nm; 闸极绝缘层,与该半导体层接触; 闸极电极,设置在相对于该通道区域的位置,且使 该闸极绝缘层介于该闸极电极与该通道区域之间; 具有底面的接触孔,形成于该源极区域及该汲极区 域,且该接触孔是从该半导体层的顶面形成开口, 且形成于该半导体层的内部;以及 导电层,填充于该接触孔; 其中该源极区域及该汲极区域沿着该半导体层的 厚度方向包含不同浓度的杂质; 其中该杂质的浓度最大値存在的位置与该接触孔 的底面存在的位置大体上为一致。 18.如申请专利范围第17项所述的半导体装置,其中 该杂质浓度的最大値为11020/cm3以上。 19.如申请专利范围第17项所述的半导体装置,其中 该半导体层的厚度大于75nm、小于125nm。 20.如申请专利范围第17项所述的半导体装置,其中 该基板为玻璃基板或石英基板。 21.如申请专利范围第17项所述的半导体装置,其中 该半导体层含有多晶矽。 22.一种半导体装置,包括: 基板,具有主表面; 半导体层,设于该主表面上,该半导体层形成有通 道区域以及设置于该通道区域两侧的源极与汲极, 且该半导体层的厚度大于50nm、小于150nm; 闸极绝缘层,设置于该半导体层上,且覆盖于该半 导体层;以及 闸极电极,设置于该半导体层上、且相对于该通道 区域的位置,且使该闸极绝缘层介于该半导体层与 该通道区域之间; 其中该半导体层具有顶面、底面以及连接该顶面 与该底面的侧面,并且该底面与该底面形成的角度 为5度以上、45度以下。 23.如申请专利范围第22项所述之半导体装置,其中 该闸极绝缘层的厚度大于10nm、小于100nm。 24.如申请专利范围第22项所述的半导体装置,其中 该半导体层的厚度大于75nm、小于125nm。 25.如申请专利范围第22项所述的半导体装置,其中 该基板为玻璃基板或石英基板。 26.如申请专利范围第22项所述的半导体装置,其中 该半导体层含有多晶矽。 图式简单说明: 第1图显示本发明实施例1之半导体装置的剖面图 。 第2图至第9图显示第1图所示之半导体装置的制造 步骤的剖面图。 第10图显示多晶矽层的厚度、S系数与开启电流的 关系图。 第11图以第12图显示第1图所示之半导体装置的变 形例的剖面图。 第13图显示用来说明本发明实施例2之效果的半导 体装置的概略图。 第14图显示本发明实施3之半导体装置中,多晶矽层 深度位置与各位置所含的杂质浓度的关系图。 第15图显示本发明实施例4之半导体装置的剖面图 。 第16图显示本发明实施例5之半导体装置的剖面图 。 第17图显示多晶矽层侧面的锥形角与闸极耐压 的关系图。 |
