Simulations- und/oder Layoutverfahren für Leistungstransistoren, die für unterschiedliche Leistungen ausgelegt sind

摘要

Die Erfindung betrifft ein Simulations- und/oder Layoutverfahren für vertikale Leistungstransistoren (DMOS oder IGBT), die für unterschiedliche Leistungen ausgelegt sind und die vom Designer mit der jeweils gewünschten Kanalweite und damit mit entsprechendem Durchgangswiderstand gezeichnet bzw. entworfen und die mittels elektrischer Parameter in Abhängigkeit der Kanalweite beschrieben werden können. Dabei kann es sich sowohl um diskrete als auch um integrierte vertikale Transistoren handeln.