SISTEMA DIGITAL Y METODO DE DETECCION DE ERRORES DEL MISMO.

摘要

Sistema (1) digital para procesar un vector (VEn_p) digital de entrada, que comprende p bits (E1, E2, ..., Ep), para proporcionar un vector (VSa_q) digital de salida, que comprende q bits (S1, S2, ..., Sq), comprendiendo el sistema (1) digital: - un primer terminal (101) de entrada para recibir el vector (VEn_p) digital de entrada, - un primer terminal (102) de salida para transmitir el vector (VSa_q) digital de salida, - una unidad (100) digital de procesamiento acoplada al primer terminal (101) de entrada para procesar el vector (VEn_p) digital de entrada para generar el vector digital de salida por medio de una función digital de transferencia dirigida (FDTD), comprendiendo la unidad (100) digital de procesamiento además un Módulo (110) bajo prueba que tiene un segundo terminal (105) de entrada acoplado al primer terminal (101) de entrada y un segundo terminal (103) de salida para proporcionar un vector (T) digital deseado que tiene r bits (T1, T2, ..., Tr) en respuesta al vector (VEn_p)digital de entrada, - un Generador (200) de paridades reales que tiene un tercer terminal de entrada acoplado al segundo terminal (103) de salida para proporcionar, en un tercer terminal (201) de salida, una señal (PR) de paridad real que representa la paridad del vector (T) digital deseado, - un comparador (400) que tiene un cuarto terminal de entrada acoplado al tercer terminal (201) de salida y un quinto terminal de entrada acoplado a un sexto terminal (301) de salida, que implementa una comparación digital entre la señal (PR) de paridad real y otra señal (CP) de paridad y que proporciona una señal (ED) de salida en un séptimo terminal (401) de salida que indica si la señal (PR) de paridad real es igual a la otra señal (CP) de paridad.