| 发明名称 | 系统分组接口 | ||
| 摘要 | 一种装置包括第一集成电路(IC)(202)、第二IC(204)以及将第一IC耦合到第二IC的接口(200)。接口利用多个数据传输线在第一IC和第二IC之间传送有效载荷控制信息。在传送有效载荷控制信息之后的时钟周期转换之时，接口利用同样的传输线以至少约20Gbps的数据速率在第一IC和第二IC之间传送分组化数据。一比特控制信号被接口用于标识有效载荷控制信息何时出现在多个数据传输线的全部之上。 | ||
| 申请公布号 | CN1781333A | 申请公布日期 | 2006.05.31 |
| 申请号 | CN200480011100.9 | 申请日期 | 2004.06.10 |
| 申请人 | 思科技术公司 | 发明人 | 阿德里恩·B·爱宛斯;穆罕默德·I·踏塔;卡的里克·K·贝吉恩 |
| 分类号 | H04Q11/00(2006.01) | 主分类号 | H04Q11/00(2006.01) |
| 代理机构 | 北京东方亿思知识产权代理有限责任公司 | 代理人 | 王怡 |
| 主权项 | 1.一种方法包括：利用多个数据传输线在第一集成电路(IC)和第二IC之间传送有效载荷控制信息；在所述传送所述有效载荷控制信息之后的时钟周期转换之时，利用所述多个数据传输线在所述第一IC和所述第二IC之间传送分组化数据，其中所述传送所述分组化数据是以至少约20Gbps的数据速率来执行的；并且传送一比特控制信号，以标识有效载荷控制信息何时出现在所述多个数据传输线的全部之上。 | ||
| 地址 | 美国加利福尼亚州 | ||