| 发明名称 | 电路设计辅助方法 | ||
| 摘要 | 本发明为一种电路设计辅助方法，可执行于计算机系统中，该方法包含下列步骤：进行实体设计产生待验证电路的实体布局；对该待验证电路的实体布局进行验证，并当该待验证电路的实体布局未能通过该验证程序时，对该待验证电路的网表进行修改，对该修改后网表中修改部分进行局部电阻电容预估程序得到修改后部分电阻电容网络而来更新原始电阻电容网络；利用该更新后的原始电阻电容网络并与该修改后的网表中该修改部分相关的电路网络来进行局部时序延迟计算而得出修改后部分时序数据；并对该修改后部分时序数据进行该验证程序中的时序验证程序，当该修改后部分时序数据通过该时序验证程序时，再利用该修改后网表对该待验证电路进行该实体设计的修改。 | ||
| 申请公布号 | CN1776698A | 申请公布日期 | 2006.05.24 |
| 申请号 | CN200510129006.X | 申请日期 | 2005.11.29 |
| 申请人 | 知亿科技股份有限公司 | 发明人 | 刘咸铭;忻建荣;萧俊杰;李声均;罗君伟 |
| 分类号 | G06F17/50(2006.01) | 主分类号 | G06F17/50(2006.01) |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 郑小军;郑特强 |
| 主权项 | 1.一种电路设计辅助方法，可执行于计算机系统中，该方法包含下列步骤：进行实体设计而产生待验证电路的实体布局；对该待验证电路的实体布局进行验证程序，并当该待验证电路的实体布局未能通过该验证程序时，将对该待验证电路的网表进行修改程序，进而得到修改后网表；对该修改后网表中的修改部分进行局部电阻电容预估程序而得到修改后部分电阻电容网络而来更新原始电阻电容网络；利用该更新后的原始电阻电容网络以及与该修改后的网表中该修改部分相关的电路网络来进行局部时序延迟计算而得出修改后部分的时序数据；以及对该组修改后部分时序数据进行该验证程序中的时序验证程序，当该组修改后部分时序数据通过该时序验证程序时，再利用该修改后网表对该待验证电路进行该实体设计的修改。 | ||
| 地址 | 中国台湾台北 | ||