| 摘要 |
Die Erfindung betrifft ein Verfahren zum Überprüfen eines Schaltungslayouts für eine Halbleitervorrichtung, umfassend die folgenden Schritte: DOLLAR A (a) Erfassen eines erstellten Schaltungslayouts; DOLLAR A (b) Durchführen eines Tests, ob vorbestimmbare Bedingungen in dem Schaltungslayout erfüllt sind; DOLLAR A (c) wenn zumindest eine vorbestimmbare Bedingung nicht erfüllt ist; DOLLAR A (c1) Ermitteln der Positionsdaten zumindest eines Schaltungsteils des Schaltungslayouts, für welchen zumindest eine vorbestimmbare Bedingung nicht erfüllt ist; und DOLLAR A (d) Durchführen einer Simulation für zumindest einen in Schritt (c) ermittelten Schaltungsteil, um ein Simulationsergebnis zu erhalten. DOLLAR A Ferner betrifft die Erfindung ein Computerprogrammprodukt und eine Vorrichtung zum Überprüfen eines Schaltungslayouts für eine Halbleitervorrichtung.
|
