等相位多相时钟信号发生电路及使用该电路的串行数字数据接收电路

摘要

本发明提供一种等相位多相时钟信号发生电路。目的是最大限度抑制元件数的增加，抑制半导体基板状电路面积的增大和消耗电能的增加，并且独立于输入时钟信号的占空比，使输出的等相位多相时钟信号的占空比为恒定。在本发明的等相位多相时钟信号发生电路中，把输入时钟信号转换成已2分频的互补时钟信号，然后输入到互补型的电压控制延迟元件列。因为输入时钟信号被2分频，所以分频后的互补时钟信号成为不依赖于输入时钟的占空比的占空比保持恒定的时钟信号。通过把该已分频的互补时钟信号输入到电压控制延迟元件列，并对来自电压控制延迟元件列的互补输出信号与已分频的互补时钟信号进行相位比较，可以输出与上述输入时钟同步的等相位多相时钟信号。

主权项

1.一种等相位多相时钟信号发生电路，具有：分频电路，是对输入的第1互补时钟信号进行2分频，生成占空比恒定的第2互补时钟信号的分频电路，具有按顺序使上述第2互补时钟信号的正相或反相同步的控制单元；互补电压控制延迟电路，是具有串连连接的多个电压控制延迟元件的互补电压控制延迟电路，输入上述第2互补时钟信号，由上述多个电压控制延迟元件分别生成具有相位差的等相位多相时钟信号，并且由上述多个电压控制延迟元件的最后级生成互补输出信号；多重相位比较电路，进行上述互补电压延迟电路的上述互补输出信号与上述第2互补时钟信号的相位比较；和环路滤波器，对来自上述多重相位比较电路的输出信号进行整形，并向上述互补电压控制延迟电路的上述多个电压控制延迟元件输出作为控制电压信号的信号。