相关值计算电路

摘要

排列在16级数据总线上的集成电路(101－105)、存储电路(111－115)、第一选择电路(131－135)、加法电路(121－125)和第二选择电路(141－145)构成了用于对各个数据总线执行相关性处理的计算电路。码产生电路(170)产生PSC和SSC作为扩频码。作为PSC和SSC的基本结构的16比特码具有正极性比特和负极性比特的不变的重复特征。因此，在16个计算电路中的每一个中可以对被移位一个码片的接收数据执行相关性处理。结果，在第一级处理、第二级处理和第三级处理中，可以在期望的定时处执行相关处理。

主权项

1.一种相关值计算电路，包括：16级乘法器，确定接收数据与解扩码的乘积；16级第一存储器，将乘法器中的计算结果与保持在16级第一存储器中的数据相加，并重新保持加法的结果；16级第一选择器，选择来自第一存储器的数据和通过根据扩频码反转来自第一存储器的所述数据的极性而获得的数据之一，并输出所选择的数据；第二存储器，保持256个采样的数据；16级第二选择器，选择保持在第二存储器中的数据和0之一；16级加法器，确定从第一选择器选择并输出的数据和从第二选择器选择并输出的数据之和；第三选择器，选择16级加法器中的加法结果之一，并将该结果输出到第二存储器；和码产生器，产生16比特的码，其是主同步码的第一基本结构，另一16比特的码，其是辅同步码的第一基本结构，和作为解扩码的扰码，以提供给16级乘法器，并且还产生16比特的码，其是主同步码的第二基本结构，另一16比特的码，其是辅同步码的第二基本结构，和作为扩频码的固定值，以提供给16级第一选择器。