发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明提供一种半导体器件及其制造方法,其在用过刻蚀侧壁作掩模的同时,其导电类型与包含在源和漏区中的杂质的导电类型相同的杂质沿着倾斜于所述半导体衬底的表面的方向注入到栅极的露出表面中,其中栅极在其顶表面和一个侧面的上部被注入杂质,而源和漏区之一被注入杂质,注入的杂质量等于通过单次注入可获得的杂质量,但是其它部分不被注入杂质,或只稍微注入几乎没有影响的少量杂质。利用本发明,可以提高栅极内的杂质浓度而不增加源和漏区的杂质浓度,并最终提高栅极容量和短-沟道电阻,而不用预防由于栅极形状的变化造成的阈值电压的波动。 |
申请公布号 |
CN1256775C |
申请公布日期 |
2006.05.17 |
申请号 |
CN03155559.4 |
申请日期 |
2003.08.28 |
申请人 |
富士通株式会社 |
发明人 |
佐藤成生;加势正隆 |
分类号 |
H01L29/78(2006.01);H01L27/092(2006.01);H01L21/8238(2006.01);H01L21/336(2006.01) |
主分类号 |
H01L29/78(2006.01) |
代理机构 |
隆天国际知识产权代理有限公司 |
代理人 |
潘培坤;楼仙英 |
主权项 |
1、一种半导体器件的制造方法,包括:第一步骤,在具有预先形成在其中的元件隔离结构的半导体衬底上方对栅极进行构图;第二步骤,形成只覆盖所述栅极的两侧面的侧壁;第三步骤,除去所述侧壁的上部由此露出所述栅极两侧面的一部分;和第四步骤,沿着倾斜于所述半导体衬底表面的方向将杂质引入到所述栅极中。 |
地址 |
日本神奈川县川崎市 |