在一微处理器中减少电力消耗的系统、方法及装置

摘要

本发明揭露一种在一微处理器中减少电力消耗之系统、方法及装置。其中该装置包括一微处理器、至少一完整的指令解码器模组、至少一子集合指令解码器模组、一记忆元件、一选择器。其中，该完整的指令解码器模组乃是用以解码一当前指令，该子集合指令解码器模组乃是用以决定该当前指令是否可能需要一暂存器，记忆元件乃是用以保持来自一先前指令的资料，选择器则是基于此子集合指令解码器模组而输出先前指令或已解码的当前指令。