| 摘要 |
一种以串叠架构(Cascode Topology)实现之单端输入至差动对(Differential–pair)输出之低杂讯放大器，用以解决知之单端输入至差动对输出之低杂讯放大器较耗费电流与较占面积之问题。该以串叠架构实现之单端输入至差动对输出之低杂讯放大器，其中需对该低杂讯放大器内之各电晶体提供工作偏压，该低杂讯放大器系包括复数个电晶体、复数个电容性阻抗及复数个电感性阻抗电性连接而成。本发明之目的，除了低成本小面积与节省电流消耗的优点外，本发明与知技术在相同电流消耗下，可拥有较高的线性度(Linearity)与增益(Gain)。 |
