发明名称 半导体积体电路及其设计方法
摘要 于一种主薄片型半导体积体电路,其具有一形成有多数个为了实现特定电路功能之表体图形在其上的表体层、及包含可由使用者改变其线路图形的可变线路图形与不可由使用者改变其线路图形之固定线路层之多数线路层,多数个表体图形事先被固定在一整个晶片表面其中表体图形能够被形成于该表体层,并且因此,对应一使用目的之半导体积体电路系能藉由仅设计该等可变线路层之线路并在使用者方面产生用以形成该等线路层中之设计线路的光罩来制造。
申请公布号 TW200616202 申请公布日期 2006.05.16
申请号 TW094118559 申请日期 2005.06.06
申请人 富士通股份有限公司 发明人 松原裕之
分类号 H01L27/00;H01L27/118 主分类号 H01L27/00
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本