| 发明名称 | 快速线性相位检测器 | ||
| 摘要 | 由于输入端和输出端之间的路径长度长以及很多操作，乘法器电路、解调器和接收机中所用的线性相位检测器具有的延时大，该线性相位检测器包括电路(1、2)，用于接收参考信号(REF)以及第一和第二时钟信号(CLK－Q、CLK－I)，以生成第一和第二(相位)控制信号(UP、DOWN)(认识)。通过为每个电路(1、2)提供两个平行的锁存器(10、11、20、21)和一个用于复用锁存器输出信号的复用器(12、22)，可以使它们更快(基本思想)。把所述复用器产生的(频率控制)信号提供给频率检测器，第三电路(3)生成所述(相位)控制信号(UP、DOWN)中至少之一。所述第三电路(3)包括锁存器(30)，用于生成所述第一(相位)控制信号(UP)，所述第二电路(2)的所述锁存器之一(20)生成所述第二(相位)控制信号(DOWN)。或者，所述第三电路(3)包括逻辑电路(31－34)，所述逻辑电路(31－34)包括四个EXOR门(31－34)。第五EXOR门(35)用于平衡所述第三电路(3)。 | ||
| 申请公布号 | CN1768469A | 申请公布日期 | 2006.05.03 |
| 申请号 | CN200480008364.9 | 申请日期 | 2004.03.22 |
| 申请人 | 皇家飞利浦电子股份有限公司 | 发明人 | 米哈伊·A·T·桑杜尔伊努 |
| 分类号 | H03D13/00(2006.01);H03L7/089(2006.01) | 主分类号 | H03D13/00(2006.01) |
| 代理机构 | 永新专利商标代理有限公司 | 代理人 | 王英 |
| 主权项 | 1、线性相位检测器，响应于至少一个参考信号(REF)以及至少一个第一(CLK-Q)和第二(CLK-I)时钟信号，用于生成至少一个第一(UP)和第二(DOWN)控制信号，并且包括至少一个第一电路(1)和至少一个第二电路(2)，所述第一电路(1)接收所述参考信号(REF)和所述第一时钟信号(CLK-Q)，所述第二电路(2)，接收所述参考信号(REF)和所述第二时钟信号(CLK-I)，其中，所述第一和第二电路(1、2)各包括至少两个锁存器(10、11、20、21)和至少一个用于复用锁存器输出信号的复用器(12、22)，所述线性相位检测器包括第三电路(3)，所述第三电路(3)用于生成所述控制信号(UP、DOWN)中至少之一。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||