用于低电力状态中的半导体记忆体元件

摘要

一种半导体记忆体元件，其用以从一记忆体单元读取资料或将资料写入该记忆体单元，该元件包括：至少一单元阵列，其具有复数个记忆体单元，用以输出一所储存资料至一位元线及一互补位元线中之一，以回应输入位址及命令；至少一参考单元阵列，用以输出一参考信号至该位元线及该互补位元线中之另一者；一预充电区块，用以预充电该位元线及该互补位元线成为接地电位；以及一感测放大区块，用以藉由使用一用以操作该半导体记忆体元件之核心电压及一具有比该核心电压高之电压位准的高电压来感测及放大该资料。