发明名称 半导体积体电路和运算放大器电路
摘要 本发明提供一种可以抑制备用模式时产生的、由稳定性特性引起的MOS电晶体的特性退化,避免电路特性的退化的运算放大器电路。在运算放大器电路中,包括:连接在差动MOS电晶体M3、M4的反向栅极B与源极S之间的、连接用MOS电晶体M10、M11;连接在电源电位VDD与所述反向栅极B之间的偏压设定用MOS电晶体M12。M10是备用信号STB施加在栅极上的P沟道型MOS电晶体;M11是反向备用信号STBB施加在栅极的N沟道型MOS电晶体。另外,M12是反向备用信号STBB施加在栅极的P沟道型MOS电晶体。
申请公布号 TW200614660 申请公布日期 2006.05.01
申请号 TW094118658 申请日期 2005.06.06
申请人 三洋电机股份有限公司 发明人 日隈裕洋;宫下博之
分类号 H03F3/45 主分类号 H03F3/45
代理机构 代理人 刘緖伦
主权项
地址 日本