| 主权项 |
1.一种关联记忆体装置,根据曼哈顿距离指标,从预 先暂存在记忆体区且分别以k位元(k>1)单位为单位 之WR(W/和R是任意自然数)个参考资料REF中,搜寻最 近似于以相同单位结构输入之搜寻资料SW的参考 资料REF,该装置包括: 距离计算电路,形成于记忆体区,平行计算WR个参 考资料REF对搜寻资料SW之差的绝对値∣SW-REF∣,输 出计算结果之二资料间的不一致程度D做为〝曼哈 顿距离〞;及 搜寻电路,搜寻使曼哈顿距离计算结果为最小距离 的参考资料,其中 距离计算电路包括储存参考资料之W行R列的单位 储存电路、计算各单位之参考资料与搜寻资料之 曼哈顿距离之W行R列的单位比较电路、产生对应 于在各列之W行的单位比较电路所计算之曼哈顿距 离之电流信号或电压信号之R列的字加权比较电路 , 单位比较电路比较参考资料REF和搜寻资料SW的数 値,当比较结果为SW>REF时,计算(SW+(~REF))+1(~代表反 相(1的补数)),当比较结果为SW<REF时,计算~(SW+(~REF)) 。 2.如申请专利范围第1项的关联记忆体装置,其中 单位比较电路包括:加法电路,由减法处理计算SW+(~ REF),由加法处理用来计算差的绝对値;进位判定电 路,对加法电路计算结果判定MSB(最高效位元)的进 位存在与否;输出处理电路,当进位不存在时,输出 加法电路计算结果并反相,当进位存在时,加1至加 法电路计算结果并输出。 3.如申请专利范围第2项的关联记忆体装置,其中 加法电路包括:第一算数电路,由非反相信号和反 相信号的双信号取得搜寻资料的各位元,运算该位 元与参考资料位元输出的互斥或;第二算数电路, 运算第一算数电路输出资料与来自低效位元之进 位资料的互斥或, 进位判定电路包括选择电路,根据第一算数电路输 出资料,选择搜寻资料的位元资料和来自低效位元 的进位资料之一,产生进位资料, 输出处理电路包括:反相电路,在进位判定电路判 定没有最高效位元的进位时,将第二算数电路各位 元输出反相;加法电路,在进位判定电路判定有最 高效位元的进位时,加1至第二算数电路各位元输 出的总和。 4.如申请专利范围第3项的关联记忆体装置,其中 输出处理电路直接输出第一算数电路对最低效位 元的输出。 图式简单说明: 图1是方块图,显示使用曼哈顿距离计算电路做为 本发明实施例的全平行式关联记忆体装置。 图2是方块图,显示图1之记忆体的一列曼哈顿距离 计算电路组态。 图3是方块图,显示图2之曼哈顿距离的字加权比较 电路组态。 图4A、4B、4C各显示使用加法器和选择器之传统曼 哈顿距离计算电路的机构和组态。 图5A、5B、5C各显示使用加法器和选择器之传统曼 哈顿距离计算电路的各元件。 图6A和6B各解释本发明之计算差的绝对値的方法。 图7是逻辑电路图,显示本发明之曼哈顿距离计算 电路(单位比较电路)的组态。 图8显示本发明实施例之0.35m CMOS技术所设计之 小曼哈顿距离搜寻关联记忆体的布局。 图9显示本发明实施例之0.35m CMOS技术所设计之 小曼哈顿距离搜寻关联记忆体的晶片照片。 图10显示本发明实施例之设计测试晶片之赢家搜 寻时间模拟的评估。 图11显示本发明实施例之设计测试晶片之赢家搜 寻时间模拟的测量结果。 |
