| 主权项 |
1.一种缩小输出驱动器,包括: 一第一缩小P通道元件,具有一汲极和一源极,耦接 于一第一节点和一具有一高电位的高电压源之间, 该第一缩小P通道元件具有一闸极,可接收一拉高 信号,当此拉高信号被拉向该高电位时,会使该第 一缩小P通道元件关闭; 一第二缩小P通道元件,具有一汲极和一源极,耦接 于该第一节点和一输出节点之间,并具有一闸极耦 接至一静态电压源,其中该静态电压源具有一电位 ,可于该第一缩小P通道元件被关闭时,防止该第一 缩小P通道元件之闸极氧化层崩溃;以及 一N通道元件,耦接于该输出节点和一参考电压源 之间。 2.如申请专利范围第1项所述之缩小输出驱动器,其 中当该第一缩小p通道元件被关闭时,该第二缩小p 通道元件为导通,且当该第一节点接近一保护电位 时,该第二缩小p通道元件开始关闭。 3.如申请专利范围第2项所述之缩小输出驱动器,其 中该第二缩小p通道元件有一临界电位,且该保护 电位系该临界电位加上该静态电压源电位之和。 4.如申请专利范围第2项所述之缩小输出驱动器,其 中当该输出节点下降至该参考电压源时,该第二缩 小p通道元件开始关闭。 5.如申请专利范围第1项所述之缩小输出驱动器,其 中该拉高信号系操作于该高电位和一中间电位间 之一电压转换范围,其中该中间电位介于该高电位 和该参考电压源之间。 6.如申请专利范围第1项所述之缩小输出驱动器,其 中该第一和第二缩小p通道元件皆为0.18微米元件, 其闸极氧化层厚度接近40埃,其中该高电位约为3.3 伏特,该参考电压源约为0伏特,而该静态电压源电 位约为1伏特。 7.如申请专利范围第1项所述之缩小输出驱动器,其 中该N通道元件包括: 一第一缩小N通道元件,具有一闸极,且具有一汲极 和一源极,耦接于一第二节点和该参考电压源之间 ;以及 一第二缩小N通道元件,具有一闸极,且具有一汲极 和一源极,耦接于该输出节点和该第二节点之间; 其中该第一和第二缩小N通道元件之该闸极分别接 收第一与第二拉低信号。 8.如申请专利范围第7项所述之缩小输出驱动器,其 中在该输出节点的暂态切换期间,该第一和第二缩 小N通道元件合力作为一电阻分压器,以防止热载 子效应。 9.如申请专利范围第7项所述之缩小输出驱动器,其 中该第一拉低信号系操作于一较低电压源和该参 考电压源间之一较低电压范围,并且该第二拉低信 号系操作于该较低电压源和一中间电位间之一限 制电压范围,其中该中间电位系介于该较低电压源 和该参考电压源之间。 10.一种输出驱动电路,包括: 串接之第一和第二缩小P通道元件,耦接于一第一 节点,且耦接于一第一电压源和一输出端之间,该 第一电压源具有一高电位;以及 串接之第一和第二缩小N通道元件,耦接于该输出 端和一参考电压源之间; 其中该第一缩小P通道元件具有一闸极以接收一拉 高信号,而该第二缩小P通道元件则具有一闸极耦 接至一静态电压,该第一和第二缩小N通道元件各 具有闸极,以分别接收第一和第二拉低信号。 11.如申请专利范围第10项所述之输出驱动电路,更 包括: 一电压转换电路,接收一操作于一较低电压范围之 第一拉高信号,并提供一对应的第二拉高信号至该 第一缩小P通道元件之该闸极,其中该第二拉高信 号系操作于该高电位和一中间电位间之一电压转 换范围,其中该中间电位系介于该高电位和该参考 电压源之间。 12.如申请专利范围第10项所述之输出驱动电路,其 中该静态电压系经由选取以控制该第二缩小P通道 元件,使该第一节点维持在一足够高的电压,以防 止第一缩小P通道元件之闸极氧化层崩溃。 13.如申请专利范围第10项所述之输出驱动电路,更 包括: 一电位转换电路,用以接收该第一拉低信号并提供 该第二拉低信号;以及 其中该第一拉低信号系操作于该参考电压源和一 低于该高电位之第二电压源间,而该第二拉低信号 则操作于该第二电压源和一中间电位之间,其中该 中间电位系高于参考电压源且低于该第二电压源 。 14.如申请专利范围第13项所述之输出驱动电路,其 中该中间电位系经由选取,以于该第一拉低信号将 该第二缩小N通道元件关闭时,防止该第二缩小N通 道元件具有过大的闸极至通道电压。 15.如申请专利范围第10项所述之输出驱动电路,其 中该串接之第一和第二缩小N通道元件系用以分散 负载并避免热载子注入效应。 16.一种积体电路(IC),包括: 一核心电路,耦接于一参考电压源和一第一电压源 之间,用以产生一第一拉高信号和一第一拉低信号 ,各自皆运作于该参考电压源和第一电压源所界定 之一较低电压范围; 一数位电位转换器,耦接于该参考电压源、该第一 电压源及一高于该第一电压源之第二电压源,用以 接收该第一拉高信号,以提供一相关联之第二拉高 信号,并接收该第一拉低信号,以提供一相关联之 第二拉低信号,其中该第二拉高和拉低信号系操作 于该参考电压源和该第二电压源之间;以及 一缩小驱动元件,包含: 串接之第一和第二缩小P通道元件,耦接于一第一 节点,且耦接于该第一电压源和一输出端之间;以 及 一N通道元件,耦接于该输出端和该参考电压源之 间; 其中该第一缩小P通道元件具有一闸极以接收该第 二拉高信号,该第二缩小P通道元件具有一闸极,耦 接至一静态电压,其中该静态电压具有一电位,可 避免该第一缩小P通道元件发生闸极氧化层崩溃。 17.如申请专利范围第16项所述之积体电路,其中该N 通道元件包含: 串接之第一和第二缩小N通道元件,耦接于该输出 端和该参考电压源之间;以及 其中该第一缩小N通道元件具有一闸极以接收该第 二拉低信号,而该第二缩小N通道元件具有一闸极 以接收该第一拉低信号。 18.如申请专利范围第17项所述之积体电路,其中该 数位电位转换器包含: 一第一数位电位转换器,耦接至该参考电压源、该 第一和第二电压源,用以接收该第一拉高信号,并 提供一相关联之第二拉高信号,其中该第二拉高信 号系运作于该第二电压源和一中间电压之间,该中 间电压则介于该参考电压源和第一电压源之间;以 及 一第二数位电位转换器,耦接至该参考电压源和第 一电压源,用以接收该第一拉低信号,并提供一第 二拉低信号,其中该第二拉低信号系运作于该第一 电压源和该中间电压之间。 19.如申请专利范围第18项所述之积体电路,其中该 核心电路、该第一和第二数位电位转换器及该缩 小驱动元件系以0.18微米元件制造,每一0.18微米元 件具有一厚度约40埃之闸极氧化层。 20.如申请专利范围第19项所述之积体电路,其中该 第一电压源约为1.8伏特,该参考电压源约为0伏特, 该第二电压源约为3.3伏特,该中间电压约为1伏特, 而该静态电压约为1伏特。 图式简单说明: 图一系为一系统的简化方块图,其中此系统包含有 依据本发明之一实施例所实作之一核心电路、一 电压转换电路与一缩小驱动元件,以及一〝外部〞 元件; 图二为依据先前技术实施之习用缩小驱动元件的 详细示意图; 图三为依据本发明实施之缩小驱动元件的范例电 路图;以及 图四为依据本发明之另一实施例实作之缩小驱动 元件的电路图,其中此缩小驱动元件系耦接至图一 电压转换电路之一示范实施例。 |
