| 主权项 |
1.一种掺杂复晶矽的蚀刻方法,包括下列步骤: 提供一半导体基材,该半导体基材的一表面上具有 一掺杂复晶矽层、与遮蔽部分该掺杂复晶矽层的 一罩幕层;以及 在该半导体基材施加一偏压源,并以一离子化电源 将一含C2F6、卤素气体、与含卤素的化合物气体的 制程气体(processing gas)离子化后,蚀刻未被该罩幕 层遮蔽之该掺杂复晶矽层。 2.如申请专利范围第1项所述之掺杂复晶矽的蚀刻 方法,其中该掺杂复晶矽层的厚度为1500~3000。 3.如申请专利范围第1项所述之掺杂复晶矽的蚀刻 方法,其中该掺杂复晶矽层的离子布植能量为90kev~ 150kev。 4.如申请专利范围第1项所述之掺杂复晶矽的蚀刻 方法,其中该掺杂复晶矽层的离子布植密度为21013 /cm2~21020/cm2。 5.如申请专利范围第1项所述之掺杂复晶矽的蚀刻 方法,其中该掺杂复晶矽层的掺杂离子系择自As、B 、BF2、或P。 6.如申请专利范围第1项所述之掺杂复晶矽的蚀刻 方法,其中该罩幕层为含有碳之光阻图案。 7.如申请专利范围第1项所述之掺杂复晶矽的蚀刻 方法,其中该偏压源为频率10MHz~15MHz、能量150W~250W; 该离子化电源为频率10MHz~15MHz、能量200W~300W。 8.如申请专利范围第1项所述之掺杂复晶矽的蚀刻 方法,其中该卤素气体为氯(Cl2)。 9.如申请专利范围第8项所述之掺杂复晶矽的蚀刻 方法,其中该制程气体中,C2F6:Cl2的含量比的比値为 1/8~2/3。 10.如申请专利范围第1项所述之掺杂复晶矽的蚀刻 方法,其中该含卤素的化合物气体为溴化氢(HBr)。 11.如申请专利范围第1项所述之掺杂复晶矽的蚀刻 方法,,其中该制程气体不包含钝气。 12.一种掺杂复晶矽的蚀刻方法,适用于在形成有一 闸介电层的一半导体基材上,形成一闸极,包括下 列步骤: 于该半导体基材的一表面上依次形成一掺杂复晶 矽层与遮蔽部分该掺杂复晶矽层的一罩幕层; 在该半导体基材施加一第一偏压源,并以一第一离 子化电源将一含C2F6的第一气体离子化后,蚀刻未 被该罩幕层遮蔽之该掺杂复晶矽层,直到去除部分 厚度之复晶矽层为止;以及 在该半导体基材施加一第二偏压源,并以一第二离 子化电源将一第二气体离子化后,蚀刻残留的未被 该罩幕层遮蔽之该掺杂复晶矽层,以形成一具有均 匀的线宽以及大体上垂直的外观轮廓的闸极。 13.如申请专利范围第12项所述之掺杂复晶矽的蚀 刻方法,其中该掺杂复晶矽层的厚度为1500~3000 。 14.如申请专利范围第12项所述之掺杂复晶矽的蚀 刻方法,其中该掺杂复晶矽层的离子掺杂能量为90 kev~150kev。 15.如申请专利范围第12项所述之掺杂复晶矽的蚀 刻方法,其中该掺杂复晶矽层的离子掺杂密度为21 013/cm2~21020/cm2。 16.如申请专利范围第12项所述之掺杂复晶矽的蚀 刻方法,其中该掺杂复晶矽层的掺杂离子系择自As 、B、BF2、或P。 17.如申请专利范围第12项所述之掺杂复晶矽的蚀 刻方法,其中该罩幕层为含有碳之光阻图案。 18.如申请专利范围第12项所述之掺杂复晶矽的蚀 刻方法,其中该第一偏压源为频率10MHz~15MHz、能量 150W~250W;该第一离子化电源为频率10MHz~15MHz、能量 200W~300W。 19.如申请专利范围第12项所述之掺杂复晶矽的蚀 刻方法,其中该第二偏压源为频率10MHz~15MHz、能量 150W~250W;该第二离子化电源为频率10MHz~15MHz、能量 200W~300W。 20.如申请专利范围第12项所述之掺杂复晶矽的蚀 刻方法,其中该第一气体更包含一卤素气体。 21.如申请专利范围第12项所述之掺杂复晶矽的蚀 刻方法,其中该第一气体更包含氯(Cl2)。 22.如申请专利范围第21项所述之掺杂复晶矽的蚀 刻方法,其中该第一气体中,C2F6:Cl2的含量比的比値 为1/8~2/3。 23.如申请专利范围第12项所述之掺杂复晶矽的蚀 刻方法,其中该第一气体更包含一含卤素的化合物 气体。 24.如申请专利范围第12项所述之掺杂复晶矽的蚀 刻方法,其中该第一气体更包含溴化氢(HBr)。 25.如申请专利范围第12项所述之掺杂复晶矽的蚀 刻方法,其中该第一气体不包含钝气。 26.如申请专利范围第12项所述之掺杂复晶矽的蚀 刻方法,其中该第二气体为Cl2、HBr、或上述之组合 与He、及O2的混合气体。 27.一种蚀刻后的掺杂复晶矽层,形成于一半导体基 材的一表面上,其形成方法包括下列步骤:提供一 半导体基材,该半导体基材的一表面上具有一掺杂 复晶矽层、与遮蔽部分该掺杂复晶矽层的一罩幕 层;以及在该半导体基材施加一偏压源,并以一离 子化电源将一含C2F6、卤素气体、与含卤素的化合 物气体的制程气体(processing gas)离子化后,蚀刻未 被该罩幕层遮蔽之该掺杂复晶矽层,其中该蚀刻后 的掺杂复晶矽层的特征在于具有均匀的线宽、大 体上垂直的外观轮廓、且不具有宽度颈缩(necking) 的缺陷。 28.如申请专利范围第27项所述之蚀刻后的掺杂复 晶矽层,其中该蚀刻后的掺杂复晶矽层的厚度为 1500~3000。 29.如申请专利范围第27项所述之蚀刻后的掺杂复 晶矽层,其中该蚀刻后的掺杂复晶矽层的离子掺杂 能量为90kev~150kev。 30.如申请专利范围第27项所述之蚀刻后的掺杂复 晶矽层,其中该蚀刻后的掺杂复晶矽层的离子掺杂 密度为21013/cm2~21020/cm2。 31.如申请专利范围第27项所述之蚀刻后的掺杂复 晶矽层,其中该蚀刻后的掺杂复晶矽层的掺杂离子 系择自As、B、BF2、或P。 32.一种闸极,形成于具有一闸介电层的一半导体基 材上,包括一蚀刻后的掺杂复晶矽层,其形成方法 包括下列步骤:于该半导体基材的一表面上依次形 成一掺杂复晶矽层与遮蔽部分该掺杂复晶矽层的 一罩幕层;在该半导体基材施加一第一偏压源,并 以一第一离子化电源将一含C2F6的第一气体离子化 后,蚀刻未被该罩幕层遮蔽之该掺杂复晶矽层,直 到去除部分厚度之复晶矽层为止;以及在该半导体 基材施加一第二偏压源,并以一第二离子化电源将 一第二气体离子化后,蚀刻残留的未被该罩幕层遮 蔽之该掺杂复晶矽层,以形成一闸极,其中该闸极 的特征在于具有均匀的线宽、大体上垂直的外观 轮廓、且不具有宽度颈缩(necking)的缺陷。 33.如申请专利范围第32项所述之闸极,其中该闸介 电层为一氧化矽层。 34.如申请专利范围第32项所述之闸极,其中该蚀刻 后的掺杂复晶矽层的厚度为1500~3000。 35.如申请专利范围第32项所述之闸极,其中该蚀刻 后的掺杂复晶矽层的离子掺杂能量为90kev~150kev。 36.如申请专利范围第32项所述之闸极,蚀刻后的掺 杂复晶矽层的离子掺杂密度为21013/cm2~21020/cm2。 37.如申请专利范围第32项所述之闸极,其中该蚀刻 后的掺杂复晶矽层的掺杂离子系择自As、B、BF2、 或P。 图式简单说明: 第1图为一剖面图,用以说明以习知方法蚀刻掺杂 复晶矽层的结果。 第2A~2D图为一系列剖面图,用以说明本发明第一实 施例中蚀刻掺杂复晶矽层的流程。 第3A~3D图为一系列剖面图,用以说明本发明第二实 施例中蚀刻掺杂复晶矽层的流程。 |
