发明名称 | 仲裁电路和数据处理系统 | ||
摘要 | 一种确保公平总线访问的仲裁电路和数据处理系统被提供。仲裁电路(1)具有优先权检查块(21)和循环法块(22)。优先权检查块(21)检查从处理器提供的优先权信息条,指定正呈现有最高优先权的优先权信息的处理器,即有最高优先权水平的处理器,并将检查结果(CHK)输出给循环法块(22)。保持先前仲裁过程的结果的循环法块(22)在优先权检查结果(CHK)和从先前结果产生的循环法顺序的基础上产生并输出处理器选择信号(SE)。 | ||
申请公布号 | CN1253806C | 申请公布日期 | 2006.04.26 |
申请号 | CN03154808.3 | 申请日期 | 2003.08.19 |
申请人 | 株式会社瑞萨科技 | 发明人 | 高田由香里 |
分类号 | G06F13/362(2006.01) | 主分类号 | G06F13/362(2006.01) |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 王岳;罗朋 |
主权项 | 1.一种仲裁电路,用于仲裁从通过共享总线连接的多个总线主控器提出的总线访问请求,包括:接收分别从所述多个总线主控器输出的多条优先权信息的优先权检查块,用于比较所述优先权信息条并指定有最高优先权的主控器以输出检查结果;以及接收所述检查结果的循环法块,所述循环法块包括,循环法控制单元,用于通过循环法算法、根据上次的仲裁结果来确定来自所述多个总线主控器的总线访问请求的优先权顺序,循环法屏蔽单元,用于用屏蔽数据来屏蔽所述检查结果的数据以输出经屏蔽的检查结果,根据所述优先权顺序产生所述屏蔽数据以使得至少关于具有最高优先权的总线主控器的数据不被屏蔽,以及最终选择单元,用于选择应在所述经屏蔽的检查结果和所述检查结果的基础上接受其总线访问请求的那个的总线主控器。 | ||
地址 | 日本东京都 |