| 发明名称 | 半导体器件的制造方法 | ||
| 摘要 | 公开了一种制造半导体器件的方法，包括以下步骤：将工件引入腔室，所述工件包括半导体衬底、在所述半导体衬底上形成的栅极绝缘膜，以及在所述栅极绝缘膜上形成的栅极电极膜；以及在所述腔室中形成栅极电极，所述栅极电极是通过各向异性干法刻蚀，相对于所述栅极绝缘膜选择性地刻蚀所述栅极电极膜形成的，其中所述栅极电极的形成包括至少在露出部分所述栅极绝缘膜之后，在刻蚀气体在所述腔室中的滞留时间为小于等于100毫秒的条件下，刻蚀所述栅极电极膜。 | ||
| 申请公布号 | CN1763922A | 申请公布日期 | 2006.04.26 |
| 申请号 | CN200510106715.6 | 申请日期 | 2005.09.15 |
| 申请人 | 株式会社东芝 | 发明人 | 里中智哉;佐佐木俊行;成田雅贵 |
| 分类号 | H01L21/3213(2006.01);H01L21/3065(2006.01);H01L21/28(2006.01) | 主分类号 | H01L21/3213(2006.01) |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 杨晓光;李峥 |
| 主权项 | 1.一种制造半导体器件的方法，包括以下步骤：将工件引入腔室，所述工件包括半导体衬底、在所述半导体衬底上形成的栅极绝缘膜，以及在所述栅极绝缘膜上形成的栅极电极膜；以及在所述腔室中形成栅极电极，所述栅极电极是通过各向异性干法刻蚀，相对于所述栅极绝缘膜选择性地刻蚀所述栅极电极膜形成的，其中所述栅极电极的形成包括至少在露出部分所述栅极绝缘膜之后，在刻蚀气体在所述腔室中的滞留时间为小于等于100毫秒的条件下，刻蚀所述栅极电极膜。 | ||
| 地址 | 日本东京都 | ||