发明名称 |
半导体集成装置 |
摘要 |
一种可控硅整流器型ESD保护元件,抑制了电流密度的偏在,使得静电保护电路的面积更小。在半导体衬底的表面上形成了n型阱(11)和夹隔n型阱(11)而分别与其相对、接近的p型阱(12a、12b)。还有,在p型阱(12a)的表面上形成了高浓度n型区域(15a),在p型阱(12b)的表面上形成了高浓度n型区域(15b),分别接地。再有,与高浓度n型区域(15a)相对而在n型阱(11)的表面上形成了高浓度p型区域(14a),与高浓度n型区域(15b)相对而在n型阱(11)的表面上形成了高浓度p型区域(14b),分别与I/O焊盘连接。并且,被高浓度p型区域(14a)和高浓度p型区域(14b)夹着而在n型阱(11)的表面上形成了高浓度n型区域(13),与触发元件连接。施加在I/O焊盘上的冲击通过左右的SCR构造而向接地端子释放。 |
申请公布号 |
CN1763955A |
申请公布日期 |
2006.04.26 |
申请号 |
CN200510113528.0 |
申请日期 |
2005.10.17 |
申请人 |
恩益禧电子股份有限公司 |
发明人 |
森下泰之 |
分类号 |
H01L27/04(2006.01);H01L21/822(2006.01) |
主分类号 |
H01L27/04(2006.01) |
代理机构 |
中原信达知识产权代理有限责任公司 |
代理人 |
陆锦华;樊卫民 |
主权项 |
1.一种半导体集成装置,包括在半导体衬底上构成的静电保护电路,其特征在于,所述静电保护电路具有:在所述半导体衬底的表面上形成的第1导电型阱;在所述半导体衬底的表面上夹介所述第1导电型阱,分别与其相对、接近而形成的第1第2导电型阱及第2第2导电型阱;在所述第1第2导电型阱的表面上形成的第1高浓度第1导电型区域;在所述第2第2导电型阱的表面上形成的第2高浓度第1导电型区域;与所述第1高浓度第1导电型区域相对,在所述第1导电型阱的表面上形成的第1高浓度第2导电型区域;与所述第2高浓度第1导电型区域相对,在所述第1导电型阱的表面上形成的第2高浓度第2导电型区域;被所述第1高浓度第2导电型区域和所述第2高浓度第2导电型区域夹着,在所述第1导电型阱的表面上形成的第3高浓度第1导电型区域;以及具有2端子,在该2端子间施加一定值以上的电压的话,电流就会流通的触发元件,所述第1高浓度第2导电型区域和所述第2高浓度第2导电型区域与I/O焊盘连接,所述触发元件的一方端子通过布线而与所述第3高浓度第1导电型区域连接,并且另一方端子与基准电压端子连接,所述第1高浓度第1导电型区域和所述第2高浓度第1导电型区域与所述基准电压端子连接。 |
地址 |
日本神奈川县 |