| 主权项 |
1.一种积体电路元件,包含: 一基底,由具有一第一能隙之半导体所构成; 一闸极介电质,其位于该基底上; 一闸电极,其位于该闸极介电质上; 源极与汲极区,其位于该闸极介电质两侧之基底中 ,且上述之源极与汲极区系具有至少一上方部份由 一第二能隙之半导体所构成,且其中该第二能隙系 较该第一能隙为低; 一金属,其位于该上述之源极与汲极区之至少一者 的上方部份之上; 一第一介电层,其位于该金属上方; 一第二介电层,其位于该第一介电层上方;以及 一导电栓,其系与该金属相接触,且设置于该第一 与第二介电层中。 2.如申请专利范围第1项所述之积体电路元件,其中 该第一介电层乃具有固有之压缩应力。 3.如申请专利范围第1项所述之积体电路元件,其中 该第一介电层乃具有固有之拉伸张力。 4.如申请专利范围第1项所述之积体电路元件,其中 该第一介电层的材质包含以下材质之一或其组合: 氮化矽、氮氧化矽以及氧化矽。 5.如申请专利范围第1项所述之积体电路元件,其中 该基底的材质包含以下材质之一或其组合:矽、锗 、化合物半导体、绝缘上有矽、松弛矽锗上有应 变矽、氧化矽、氮氧化物、氮化物、以及高介电 系数材料(介电系数>8)。 6.如申请专利范围第1项所述之积体电路元件,其中 该源极与汲极区之上方部份乃延伸遍布于该源极 与汲极区。 7.如申请专利范围第1项所述之积体电路元件,其中 该源极与汲极区之上方部份乃具有一厚度大体为 大于50埃。 8.如申请专利范围第1项所述之积体电路元件,其中 该源极与汲极区之上方部份的材质乃包含至少两 种以下材质之组合:矽、锗、以及碳。 9.如申请专利范围第1项所述之积体电路元件,其中 该源极与汲极区之上方部份乃包含锗之原子百分 比至少大体为10at.%。 10.如申请专利范围第1项所述之积体电路元件,其 中该源极与汲极区之上方部份乃包含碳之原子百 分比为小于大体4at.%。 11.如申请专利范围第1项所述之积体电路元件,其 中该源极与汲极区之上方表面具有一掺杂浓度高 于21020cm-3的杂质,且该杂质系包含以下材质之一 或其组合:硼、磷、砷、铟、以及锑。 12.如申请专利范围第1项所述之积体电路元件,其 中该金属为一金属化合物。 13.如申请专利范围第12项所述之积体电路元件,其 中该金属化合物为一金属矽化物。 14.如申请专利范围第13项所述之积体电路元件,其 中该金属矽化物具有一厚度小于大体300埃。 15.如申请专利范围第13项所述之积体电路元件,其 中该金属矽化物乃包含至少一种以下成份或其组 合:氮以及碳。 16.如申请专利范围第13项所述之积体电路元件,其 中该金属矽化物乃包含锗之原子百分比大体为1-25 at%。 17.如申请专利范围第13项所述之积体电路元件,其 中该金属矽化物乃为一过渡金属矽化物。 18.如申请专利范围第12项所述之积体电路元件,其 中该金属化合物乃包含两种或两种以上之过渡金 属。 19.如申请专利范围第1项所述之积体电路元件,其 中该第一介电层系包含至少两种以下材质或其组 合:矽、氧、以及氮。 20.如申请专利范围第1项所述之积体电路元件,其 中该第一介电层具有一厚度大体介于50-1000埃。 21.如申请专利范围第1项所述之积体电路元件,其 中该闸电极乃包含一位于该闸极介电质上之半导 体,以及一位于该半导体上之第二金属,且其中该 半导体之能隙乃较该第一能隙之半导体能隙为低 。 22.如申请专利范围第21项所述之积体电路元件,其 中该闸介质上之半导体乃包含锗之原子百分比大 体介于10-50at.%。 23.如申请专利范围第21项所述之积体电路元件,其 中该闸极介电质的材质乃包含以下材质之一或其 组合:氧化矽、氮氧化物、以及氮化物。 24.如申请专利范围第1项所述之积体电路元件,其 中该源极与汲极区系凹陷于该基底中。 25.一种形成积体电路元件的方法,包括下列步骤: 于一基底之一表面上形成一闸极介电质,该基底系 具有一第一能隙; 于该闸极介电质上形成一闸电极; 沿该闸电极与闸极介电质之相对的侧壁上形成一 对间隔物; 于位于该闸极介电质两侧的该基底之该表面上磊 晶成长源极与汲极区,其中上述源极与汲极区之至 少一上方表面乃具有一第二能隙之材料,且该第二 能隙相较于该基底之第一能隙为低; 于上述源极与汲极区中之至少一者之上形成一金 属层; 于该金属层上形成一第一介电层; 于该第一介电层上形成一第二介电层; 于该第一与第二介电层中形成一开口;以及 于该开口中形成一导电栓。 26.一种形成积体电路元件的方法,包括下列步骤: 于一基底之一表面上形成一闸极介电质,其中该基 底由一第一型态半导体所构成; 于该闸极介电质上形成一闸电极; 沿该闸电极以及闸极介电质之相对的侧壁上形成 一对间隔物; 于位于该闸极介电质两侧的该基底之该表面上磊 晶成长源极与汲极区,其中上述源极与汲极区之至 少一上方表面乃由一第二型态半导体所构成; 于上述源极与汲极区中之至少一者之上形成一金 属层; 于该金属层上形成一第一介电层; 于该第一介电层上形成一第二介电层; 于该第一与第二介电层中形成一开口;以及 于该开口中形成一导电栓。 27.如申请专利范围第26项所述之形成积体电路元 件的方法,其中该第二型态半导体之能隙乃相较于 形成该基底之第一型态半导体能隙为低。 28.如申请专利范围第27项所述之形成积体电路元 件的方法,其中磊晶成长上述之源极与汲极的方法 乃包含选择性磊晶成长法。 29.如申请专利范围第28项所述之形成积体电路元 件的方法,其中该选择性磊晶成长法系包含以下方 法之一或其组合:分子束磊晶成长法、超高真空化 学气相沉积法、原子层化学气相沉积法、以及有 机金属化学气相沉积法。 30.如申请专利范围第28项所述之形成积体电路元 件的方法,其中该选择性磊晶成长法之反应气体系 包含以下元素之一或其组合:矽、锗、氢、氯、氮 、氦、磷、硼、以及砷。 31.如申请专利范围第28项所述之形成积体电路元 件的方法,其中该选择性磊晶成长法乃具有一沉积 温度大体介于300-950℃。 32.如申请专利范围第27项所述之形成积体电路元 件的方法,其中该金属层系为一金属化合物,其包 含两种或两种以上之过渡金属,且其中形成一金属 的方法系包含以下方法之一或其组合:化学气相沉 积法以及物理气相沉积法。 33.如申请专利范围第27项所述之形成积体电路元 件的方法,其中该金属层系为一金属矽化物,乃藉 由一金属矽化程序而形成。 34.如申请专利范围第33项所述之形成积体电路元 件的方法,其中该金属矽化程序系包括以下方法之 一或其组合:低压化学气相沉积法、电浆辅助化学 气相沉积法、热化学气相沉积法、雷射烧蚀法、 离子溅镀法、以及电子束溅镀法。 35.如申请专利范围第33项所述之形成积体电路元 件的方法,其中该形成金属层的方法更包括: 于一温度高于大体300℃以及一压力小于大体10托 耳下执行一第一回火步骤,并于一气体气氛包含以 下气体之一或其组合:氢、氮、氦、氖、氩、以及 氙;该第一回火步骤系于该金属矽化程序后执行。 36.如申请专利范围第35项所述之形成积体电路元 件的方法,其更包括: 于该第一回火步骤后藉由湿蚀刻而选择性地移除 该金属;以及 执行一第二回火步骤。 37.如申请专利范围第35项所述之形成积体电路元 件的方法,其更包括: 于该第一回火步骤进行中形成氮化钛或钛之一覆 盖层;以及 藉由湿蚀刻以选择性地移除该金属。 38.如申请专利范围第27项所述之形成积体电路元 件的方法,其中该形成第一介电层的方法系包含以 下方法之一或其组合:低压化学气相沉积法、电浆 辅助化学气相沉积法、以及热化学气相沉积法。 39.如申请专利范围第27项所述之形成积体电路元 件的方法,其中该所形成之第一介电层系具有一固 有之拉伸张力。 40.如申请专利范围第27项所述之形成积体电路元 件的方法,其中其中该所形成之第一介电层系具有 一固有之压缩应力。 图式简单说明: 第1图系阐述一介电质/金属/第二能隙半导体材料/ 第一能隙半导体基底之结构的剖面侧视图。 第2a至2g图系阐述一金氧半电晶体元件于制造过程 各阶段之一系列剖面侧视图。 第3图系阐述一具有复合介电层之金氧半电晶体元 件的剖面侧视图。 |
