| 主权项 |
1.一种数位信号延迟补偿电路,其包括: 第一半导体电路装置,其包括时钟信号产生电路以 及一资料处理电路用于与时钟信号同步地输出资 料信号,该时钟信号由该时钟信号产生电路所产生 ;以及 第二半导体电路装置,其被输入有从该第一半导体 电路装置所输出的该资料信号,且其与该时钟信号 同步地处理该资料信号; 其中欲从该第一半导体电路装置提供到该第二半 导体电路装置的该时钟信号,系被反馈到该资料处 理电路,并且该反馈时钟信号系在输出该资料信号 时被用作为一时钟信号。 2.如申请专利范围第1项之数位信号延迟补偿电路, 其中该时钟信号从该第二半导体电路装置之一时 钟信号输入终端被反馈到该资料处理电路中。 3.如申请专利范围第1项之数位信号延迟补偿电路, 其中该时钟信号从该第一半导体电路装置中之一 时钟信号输出终端被反馈到该资料处理电路中。 4.一种数位信号延迟补偿电路,其包括: 储存装置,其中能够写入资料;以及 半导体电路装置,其包括存取计时信号产生电路用 于在该储存装置中写入该资料并且被调整以在该 储存资料中写入该资料; 其中欲从该半导体电路装置提供到该储存装置的 存取计时信号,被反馈到该半导体电路装置,并且 在该反馈信号与从该存取计时信号产生电路输出 的信号两者均为现用(active)的情况下,用于允许该 半导体电路装置输出被写入到该储存装置的资料 的参考信号才为现用。 图式简单说明: 图1系根据本发明之一第一实施例之一电路图; 图2系根据本发明之一第二实施例之一电路图; 图3系根据本发明之一第三实施例之一电路图; 图4系根据本发明之一第四实施例之一电路图; 图5A与图5B系阐述在根据本发明之该第四实施例之 一阻尼电阻器可变的情况下之组态之实例图; 图6系根据本发明之一第五实施例之关于一传统实 例之一电路图; 图7系阐述根据本发明之该第五实施例之该传统实 例之该电路中各相应部分之电压波形图; 图8系根据本发明之该第五实施例之一电路图; 图9系阐述根据本发明之该第五实施例之该电路中 各相应部分之电压波形图; 图10系根据一传统实例之一电路图;以及 图11系阐述根据该传统实例之该电路中各相应部 分之电压波形图。 |
