| 主权项 |
1.一种半导体封装物之制造方法,包括下列步骤: 提供一封装基板,具有第一热膨胀系数且于该封装 基板之表面上具有至少一接垫(bonding pad); 形成一积体电路晶片,具有复数个电子装置以及至 少一耦合结构,该耦合结构系用于电性耦合于该封 装基板上至少一接垫,且该积体电路晶片具有异于 该第一热膨胀系数之一第二热膨胀系数; 移除该积体电路晶片不具有电子元件之一部之部 份厚度,使该积体电路晶片与该封装基板于温度变 化时可大体扭曲;以及 将该积体电路晶片接合于该封装基板。 2.如申请专利范围第1项所述之半导体封装物之制 造方法,其中移除该积体电路晶片部份厚度之步骤 移除了该积体电路晶片大体2/3之厚度。 3.如申请专利范围第1项所述之半导体封装物之制 造方法,其中移除该积体电路晶片具有介于29~31密 尔(mil)之初始厚度以及介于3~8密尔(mil)之最终厚度 。 4.如申请专利范围第1项所述之半导体封装物之制 造方法,其中移除该积体电路晶片部份厚度之步骤 包括研磨移除该积体电路晶片一部份厚度。 5.如申请专利范围第4项所述之半导体封装物之制 造方法,更包括耦接一散热器至该积体电路晶片之 一接地面之步骤。 6.如申请专利范围第1项所述之半导体封装物之制 造方法,其中至少一该耦合结构包括金属。 7.如申请专利范围第1项所述之半导体封装物之制 造方法,其中至少一该耦合结构不含铅。 8.如申请专利范围第1项所述之半导体封装物之制 造方法,其中至少一该耦合结构为锡球。 9.如申请专利范围第1项所述之半导体封装物之制 造方法,其中于形成一积体电路晶片时更包括形成 一金属层间介电层邻近于该积体电路晶片之最接 近该封装基底之一表面,其中至少一耦合结构邻近 设置于该金属层间介电层。 10.如申请专利范围第1项所述之半导体封装物之制 造方法,于移除该积体电路晶片之一部之部份厚度 后与接合该积体电路晶片于该封装基板之前,更包 括自具有复数个积体电路晶片之一半导体晶圆分 割出该积体电路晶片之步骤。 11.如申请专利范围第1项所述之半导体封装物之制 造方法,于接合该积体电路晶片于该封装基板之后 ,更包括移除该积体电路晶片之部份厚度之步骤。 12.如申请专利范围第1项所述之半导体封装物之制 造方法,于移除该积体电路晶片之一部之部份厚度 与接合该积体电路晶片于该封装基板之前,更包括 自具有复数个积体电路晶片之一半导体晶圆分割 出该积体电路晶片之步骤。 13.如申请专利范围第1项所述之半导体封装物之制 造方法,其中形成一积体电路晶片之步骤更包括于 该积体电路晶片与该封装基板间设置一介电包覆 物,该介电包覆物大体环绕至少一该耦合结构以及 至少一该接垫之步骤。 14.如申请专利范围第1项所述之半导体封装物之制 造方法,其中该封装基板系选自于包括玻璃、陶瓷 、绝缘层上覆矽、聚合物、矽、锗化矽、具有导 电线路之单层印刷电路板以及具有导电线路之多 层印刷电路板所组成族群之一。 15.如申请专利范围第1项所述之半导体封装物之制 造方法,其中该接垫为冶金接垫(metallurgically bonding )。 16.一种半导体封装物,包括: 一封装基板,具有第一热膨胀系数且于该封装基板 之表面上具有至少一接垫(bonding pad);以及 一积体电路晶片,由一半导体晶圆所形成,该积体 电路晶片包括: 复数个电子装置,形成于该积体电路晶片内; 至少一耦合结构,用于电性耦合于该封装基板上至 少一接垫; 一第二热膨胀系数,异于该第一热膨胀系数;以及 一最终厚度,少于该半导体晶圆之一厚度,其中该 最终厚度可使该积体电路晶片与该封装基板于温 度变化时可大体扭曲。 17.如申请专利范围第16项所述之半导体封装物,其 中该最终厚度为该半导体晶圆厚度的1/3。 18.如申请专利范围第16项所述之半导体封装物,其 中该半导体晶圆之厚度介于29~31密尔(mil),而该积 体电路晶片之厚度介于3~8密尔(mil)。 19.如申请专利范围第16项所述之半导体封装物,更 包括一散热器,耦接于该积体电路晶片不包括该些 电子元件之一表面。 20.如申请专利范围第16项所述之半导体封装物,其 中至少一该耦合结构包括金属。 21.如申请专利范围第16项所述之半导体封装物,其 中至少一该耦合结构不含铅。 22.如申请专利范围第16项所述之半导体封装物,其 中至少一该耦合结构为锡球。 23.如申请专利范围第16项所述之半导体封装物,更 包括一金属层间介电层,邻近于该积体电路晶片之 最接近该封装基底之一表面,其中至少一耦合结构 邻近设置于该金属层间介电层。 24.如申请专利范围第16项所述之半导体封装物,其 中更一介电包覆物,位于该积体电路晶片与该封装 基板间,该介电包覆物大体环绕至少一该耦合结构 以及至少一该接垫。 25.如申请专利范围第16项所述之半导体封装物,其 中该封装基板系选自于包括玻璃、陶瓷、绝缘层 上覆矽、聚合物、矽、锗化矽、具有导电线路之 单层印刷电路板以及具有导电线路之多层印刷电 路板所组成族群之一。 26.如申请专利范围第16项所述之半导体封装物,其 中该积体电路晶片包括至少一耦合结构用于冶金 接合该积体电路晶片于该封装基板之至少一该接 垫。 图式简单说明: 第1图为一侧视剖面图,用以说明本发明一实施例 之积体电路晶片封装物。 第2图为一放大图,用以显示第1图内积体电路晶片 封装物之一部分。 第3图显示了具有数条积体电路晶片厚度与剪应力 之计算曲线之图表。 |
