| 主权项 |
1.一种影像积体电路,系连接至一记忆体及一影像 播放装置,包含: 一处理器; 一影像撷取单元,系因应该处理器之一信号而接收 复数个数位影像信号并产生一处理信号; 一动画压缩标准(motion picture experts group, MPEG)编码 译码器,系因应该处理器之一信号而接收并压缩该 处理信号; 一记忆体控制单元,系因应该处理器之一信号将该 处理信号储存至该记忆体;以及 一影像输出单元,系因应该处理器之一信号经由该 记忆体控制单元自该记忆体撷取该处理信号,并将 该处理信号输出至该影像播放装置。 2.如请求项1所述之影像积体电路,更连接至一视频 图形阵列(video graphics array, VGA)显示器,该影像积体 电路更包含一视频图形阵列编码器,编码来自该影 像输出单元之该处理信号,并将该编码后之处理信 号输出至该视频图形阵列显示器。 3.如请求项2所述之影像积体电路,其中该视频图形 阵列显示器系为一电视。 4.如请求项1所述之影像积体电路,更连接至一硬碟 ,该影像积体电路更包含一整合驱动电子(integrated drive electronics, IDE)控制器,系因应该处理器之一信 号将该处理信号储存至该硬碟。 5.如请求项1所述之影像积体电路,更连接至一周边 控制器介面(peripheral controller interface, PCI)滙流排, 该影像积体电路更包含一周边控制器介面单元,系 因应该处理器之一信号将该处理信号输出至该周 边控制器介面滙流排。 6.如请求项1所述之影像积体电路,更连接至一通用 串列滙流排(universal serial bus, USB)埠,该影像积体电 路更包含一通用串列滙流排单元,系因应该处理器 之一信号将该处理信号输出至该通用串列滙流排 埠。 7.如请求项1所述之影像积体电路,更连接至一乙太 网路实体层(physical layer),该影像积体电路更包含 一乙太网路媒体存取控制层(medium access control layer ),系因应该处理器之一信号将该处理信号输出至 该乙太网路实体层。 8.如请求项1所述之影像积体电路,其中该记忆体系 为一同步动态随机存取记忆体(SDRAM)。 9.如请求项1所述之影像积体电路,其中该复数个数 位影像信号系为4个混合信号(composite signal)。 10.如请求项1所述之影像积体电路,其中该动画压 缩标准编码译码器系以MPEG-4格式进行压缩。 11.如请求项1所述之影像积体电路,其中该影像播 放装置系为一液晶显示器。 12.如请求项1所述之影像积体电路,其中该影像播 放装置系为一投影机。 13.如请求项1所述之影像积体电路,更包含一先进 高效滙流排,用以传送该信号及该处理信号。 14.一种影像处理装置,系连接至一记忆体及一影像 播放装置,该影像处理装置包含一第一影像积体电 路及一第二影像积体电路,该第一影像积体电路及 该第二影像积体电路分别包含: 一处理器; 一影像撷取单元,包含一第一输入端及一第二输入 端,该影像撷取单元因应该处理器之一信号自该第 一输入端接收复数个数位影像信号并产生一处理 信号; 一动画压缩标准编码译码器,系因应该处理器之一 信号接收并压缩该处理信号; 一记忆体控制单元,系因应该处理器之一信号将该 处理信号储存至该记忆体;以及 一影像输出单元,包含一第一输出端及一第二输出 端,该影像输出单元因应该处理器之一信号经由该 记忆体控制单元自该记忆体撷取该处理信号,并将 该处理信号自该第一输出端输出至该影像播放装 置; 其中,该第一影像积体电路之该影像输出单元之该 第二输出端连接至该第二影像积体电路之该影像 撷取单元之该第二输入端,该第一影像积体电路之 该处理信号输入至该第二影像积体电路。 15.如请求项14所述之影像处理装置,更连接至一视 频图形阵列显示器,该第二影像积体电路更包含一 视频图形阵列编码器,编码来自该影像输出单元之 该处理信号,并将该编码后之处理信号输出至该视 频图形阵列显示器。 16.如请求项15所述之影像处理装置,其中该视频图 形阵列显示器系为一电视。 17.如请求项14所述之影像处理装置,更连接至一硬 碟,该第一及第二影像积体电路更分别包含一整合 驱动电子控制器,系因应该处理器之一信号将该处 理信号储存至该硬碟。 18.如请求项14所述之影像处理装置,更连接至一周 边控制器介面滙流排,该第一及第二影像积体电路 更分别包含一周边控制器介面单元,系因应该处理 器之一信号将该处理信号输出至该周边控制器介 面滙流排。 19.如请求项14所述之影像处理装置,更连接至一通 用串列滙流排埠,该第一及第二影像积体电路更分 别包含一通用串列滙流排单元,系因应该处理器之 一信号将该处理信号输出至该通用串列滙流排埠 。 20.如请求项14所述之影像处理装置,更连接至一乙 太网路实体层,该第一及第二影像积体电路更分别 包含一乙太网路媒体存取控制层,系因应该处理器 之一信号将该处理信号输出至该乙太网路实体层 。 21.如请求项14所述之影像处理装置,其中该记忆体 系为一同步动态随机存取记忆体。 22.如请求项14所述之影像处理装置,其中该复数个 数位影像信号系为4个混合信号。 23.如请求项14所述之影像处理装置,其中该动画压 缩标准编码译码器系以MPEG-4格式进行压缩。 24.如请求项14所述之影像处理装置,其中该影像播 放装置系为一液晶显示器。 25.如请求项14所述之影像处理装置,其中该影像播 放装置为一投影机。 26.如请求项14所述之影像处理装置,该第一影像积 体电路及该第二影像积体电路更分别包含一先进 高效滙流排,用以传送该信号及该处理信号。 图式简单说明: 第1图为本创作之影像积体电路的第一实施例之示 意图; 第2图为本创作之影像积体电路的第二实施例之示 意图;以及 第3图为本创作之影像处理装置的实施例之示意图 。 |
