| 发明名称 | 非易失性存储设备中使用的行解码器电路 | ||
| 摘要 | 在这里公开的发明是一种非易失性存储设备。该非易失性存储设备包括：第一晶体管，其连接在第一电压和控制节点之间，并由第二电压控制；第二晶体管，其连接在第一电压和控制节点之间，并由第三电压控制；以及字线驱动器，用于响应控制节点的电压来驱动字线。在擦除操作期间，第二电压被设置为地电压。在擦除操作期间，第三电压被设置为电源电压。 | ||
| 申请公布号 | CN1758370A | 申请公布日期 | 2006.04.12 |
| 申请号 | CN200510092346.X | 申请日期 | 2005.08.29 |
| 申请人 | 三星电子株式会社 | 发明人 | 朴镇城;金明载;李升根 |
| 分类号 | G11C7/00(2006.01);G11C8/00(2006.01);G11C16/02(2006.01) | 主分类号 | G11C7/00(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 邸万奎;黄小临 |
| 主权项 | 1.一种行解码器电路，在能够在读取、编程、和擦除模式下操作的非易失性存储设备中使用，该行解码器电路包括：第一晶体管，其连接在第一电压和控制节点之间，并由第二电压控制；第二晶体管，其连接在第一电压和控制节点之间，并由第三电压控制；以及字线驱动器，用于响应控制节点的电压来驱动字线。 | ||
| 地址 | 韩国京畿道 | ||