发明名称 实现数据处理中的中断的方法和数据处理系统
摘要 提供了一个灵活中断控制器(28),该控制器包含一个中断强制寄存器(120)。当前被其相应的硬件中断源声明的硬件中断(102)被存储在中断控制器(28)内包含的一个中断源寄存器(110)中。一个独立的中断强制寄存器(120)存储当前挂起的软件中断(104),其中可以由数据处理系统(10)内的处理单元(CPU)(12)通过执行软件程序来声明该中断。在一个实施例中,中断源寄存器(110)中的各个位位置在中断强制寄存器(120)中具有一个对应的位位置,并且中断强制寄存器(120)中的各个位和中断源寄存器(110)中的对应位被逻辑求或。逻辑或操作的结果被存储在一个中断挂起寄存器(160)中并且中断挂起寄存器(160)的内容被一起位或以便产生一个被提供给CPU(12)的中断请求信号(174)。
申请公布号 CN1251077C 申请公布日期 2006.04.12
申请号 CN01101691.4 申请日期 2001.01.22
申请人 自由度半导体公司 发明人 威廉·C.·莫耶尔
分类号 G06F9/46(2006.01);G06F13/24(2006.01) 主分类号 G06F9/46(2006.01)
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 付建军
主权项 1.一种实现数据处理系统中的中断的方法,其特征在于包括以下步骤:提供一个具有多个输入的第一存储设备,多个输入中的每一个输入均通过一个相应的物理导体被连接到有选择地产生硬件中断的多个硬件产生中断源中的一个,第一存储设备有选择地存储硬件中断,并且第一存储设备提供一或多个硬件产生的中断信号;提供一个具有一或多个输入的第二存储设备,一或多个输入中的每个输入接收并存储多个软件产生的中断信号中的一个预定信号,预定多个软件产生的中断信号中的至少某些信号指示一个来自不同的中断源或具有与硬件中断不同的类型的中断,第二存储设备提供一或多个软件产生的中断信号;把逻辑电路连接到第一存储设备和第二存储设备以便接收一或多个硬件产生的中断信号和一或多个软件产生的中断信号,逻辑电路提供一个导致在数据处理系统中产生中断的中断请求信号;和为第一存储设备和第二存储设备的特定存储位置分配一个中断优先级,与第一存储设备相连的多个硬件产生的中断源的中断优先级被固定分配,但通过软件控制可以改变对涉及第二存储设备的中断源的中断优先级的分配。
地址 美国得克萨斯